専用コンフィグレーション/JTAGピン
注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力し、デザインをコンパイルすることを推奨しています。 インテル® Quartus® Prime開発ソフトウェアは、I/O割り当ておよび配置ルールに従ってピン接続をチェックします。これらのルールは、デバイス集積度、パッケージ、I/O割り当て、電圧割り当て、および本章に記載されていない他の要因によって異なります。
| ピン名 | ピンの機能 | ピンの説明 | 接続ガイドライン |
|---|---|---|---|
| nIO_PULLUP | 入力 | 専用入力ピンです。ユーザーI/Oピンと兼用I/Oピン (DATA[0:31]、CLKUSR、INIT_DONE、DEV_OE、およびDEV_CLRn) の内部プルアップをコンフィグレーション実行前および実行中にオンにするかオフにするかを決定します。 ロジックHighはウィークプルアップをオフにし、ロジックLowはウィークプルアップをオンにします。 |
nIO-PULLUP ピンは、1kΩプルアップ抵抗を使用して VCC に直接接続するか、または GND に直接接続します。このピンは、25kΩ内部プルダウンを備えています。 このピンを VCC に接続する場合は、すべてのユーザーI/Oピンおよび兼用I/Oピンが、コンフィグレーション実行前および実行中に有効なロジック (0または1) であることを確認してください。 |
| TEMPDIODEp | 入力 | FPGA内部の温度検出ダイオード (バイアスHigh入力) に使用するピンです。 | 温度検出ダイオードを外部温度検出デバイスと併用しない場合、このピンは GND に接続します。 |
| TEMPDIODEn | 入力 | FPGA内部の温度検出ダイオード (バイアスLow入力) に使用するピンです。 | 温度検出ダイオードを外部温度検出デバイスと併用しない場合、このピンは GND に接続します。 |
| MSEL[0:2] | 入力 | コンフィグレーション入力ピンです。FPGAデバイスのコンフィグレーション・スキームを設定します。 | このピンは、25kΩ抵抗を介して GND に内部接続されます。このピンはフローティングのままにしないでください。このピンは、使用しない場合は GND に接続します。 使用するコンフィグレーション・スキームによっては、このピンを VCCPGM または GND に接続します。コンフィグレーション・スキーム・オプションの詳細については、 インテル® Arria® 10デバイスのコンフィグレーション、デザイン・セキュリティー、およびリモート・システム・アップグレード の章を参照してください。 JTAGコンフィグレーション・スキームを使用する場合、このピンは GND に接続します。 |
| nCE | 入力 | 専用アクティブLowチップ・イネーブル・ピンです。nCE ピンがLowの場合、デバイスはイネーブルされます。nCE ピンがHighの場合、デバイスはディスエーブルされます。 | マルチ・デバイス・コンフィグレーションでは、最初のデバイスの nCE ピンはLowに接続されます。その間、その nCEO ピンにより、チェーン内の次のデバイスの nCE ピンが駆動されます。 シングル・デバイス・コンフィグレーションおよびJTAGプログラミングでは、nCE ピンは GND に接続します。 |
| nCONFIG | 入力 | 専用のコンフィグレーション・コントロール入力ピンです。このピンをユーザーモード中にLowにすると、FPGAはコンフィグレーション・データを失い、リセット状態に入り、すべてのI/Oピンがトライステートになります。このピンをロジックHighに戻すと、リコンフィグレーションが開始されます。 | FPGAによってパッシブ・コンフィグレーション・スキームが使われる場合、nCONFIG ピンは、コンフィグレーション・コントローラーに直接接続します。 FPGAによってアクティブ・シリアル (AS) コンフィグレーション・スキームが使われる場合、nCONFIG ピンは、10kΩ抵抗を介して VCCPGMに接続します。 このピンは、使用しない場合は、直接、または10kΩ抵抗を介して VCCPGM に接続します。 |
| CONF_DONE | 双方向 (オープンドレイン) | 専用コンフィグレーションDONEピンです。 ステータス出力のとき、CONF_DONE ピンは、コンフィグレーション実行前および実行中にLowに駆動されます。すべてのコンフィグレーション・データの受信がエラーがない状態で終わり、初期化サイクルが開始すると、CONF_DONE がリリースされます。 ステータス入力のとき、CONF_DONE ピンは、すべてのデータの受信後にHighになります。その後、デバイスは初期化され、ユーザーモードに入ります。このピンは、ユーザーI/Oピンとしては使用できません。 |
10kΩ外部プルアップ抵抗を VCCPGM に接続します。VCCPGM は、デバイスおよび外部ホストのI/OのVIH仕様を満たすのに十分な程度にHighである必要があります。 パッシブ・コンフィグレーション・スキームを使用する場合は、コンフィグレーション・コントローラーによってこのピンをモニターします。 |
| nCEO | I/O、出力 (オープンドレイン) | デバイスのコンフィグレーションが完了すると、nCEO ピンはLowに駆動されます。 このピンは、コンフィグレーション・ピンとして使用しない場合は、ユーザーI/Oピンとして使用できます。 |
マルチ・デバイス・コンフィグレーションでは、nCEO ピンによって後続FPGAの nCE ピンが供給されます。 このピンは、10kΩ外部プルアップ抵抗を介して VCCPGM に接続します。 シングル・デバイス・コンフィグレーションでは、このピンはフローティングのままにします。 |
| nSTATUS | 双方向 (オープンドレイン) | 専用のコンフィグレーション・ステータス・ピンです。FPGAにより、nSTATUS ピンはパワーアップ直後にLowに駆動され、パワー・オン・リセット (POR) タイム後にこのピンがリリースされます。 ステータス出力のとき、nSTATUS ピンは、コンフィグレーション中にエラーが発生した場合はLowに引き下げられます。 ステータス出力のとき、nSTATUS ピンがコンフィグレーションまたは初期化中に外部ソースによってLowに駆動されると、デバイスはエラー状態になります。このピンは、ユーザーI/Oピンとしては使用できません。 |
10kΩ外部プルアップ抵抗を VCCPGM に接続します。VCCPGM は、デバイスおよび外部ホストのI/OのVIH仕様を満たすのに十分な程度にHighである必要があります。 パッシブ・コンフィグレーション・スキームを使用する場合は、コンフィグレーション・コントローラーによってこのピンをモニターします。 |
| TCK | 入力 | 専用のJTAGテストクロック入力ピンです。 | このピンは、1kΩプルダウン抵抗を介して GND に接続します。このピンは、25kΩ内部プルダウンを備えています。 1.8V、1.5V、または1.2V VCCPGM 電源より高い電圧を TCK ピンに対して駆動しないでください。TCK 入力ピンはVCCPGM 電源から給電されます。 |
| TMS | 入力 | 専用のJTAGテスト・モード・セレクト入力ピンです。 | このピンは、1kΩから10kΩのプルアップ抵抗を介して VCCPGM に接続します。 JTAGインターフェイスを使用しない場合、TMSピンは、1kΩ抵抗を使用して VCCPGM に接続します。このピンは、25kΩ内部プルダウンを備えています。 1.8V、1.5V、または1.2V VCCPGM 電源より高い電圧は、TMS ピンに対して駆動しないでください。TMS 入力ピンは VCCPGM 電源から給電されます。 |
| TDI | 入力 | 専用の JTAG テストデータ入力ピン | このピンは、1kΩから10kΩのプルアップ抵抗を介して VCCPGM に接続します。 JTAGインターフェイスを使用しない場合、TDI ピンは、1kΩ抵抗を使用して VCCPGM に接続します。このピンは、25kΩ内部プルダウンを備えています。 1.8V、1.5V、または1.2V VCCPGM 電源より高い電圧を TDI ピンに対して駆動しないでください。TDI 入力ピンはVCCPGM 電源から給電されます。 |
| TDO | 出力 | 専用のJTAGテストデータ出力ピンです。 | JTAGインターフェイスを使用しない場合、TDO は未接続のままにします。 |
| TRST | 入力 | 専用アクティブLow JTAGテストリセット入力ピンです。TRSTピンを使用して、JTAGバウンダリー・スキャン回路を非同期にリセットします。 | TRST ピンの使用はオプションです。このピンは、使用しない場合は1kΩプルアップ抵抗を介して VCCPGM に接続します。 このピンを使用する場合、TRSTピンがLowからHighに遷移するときに、TMS ピンがHigh、または TCK ピンがスタティックであることを確認します。 JTAG回路をディスエーブルするには、このピンは GND に接続します。このピンは、25kΩ内部プルアップ抵抗を備えています。 1.8V、1.5V、または1.2V VCCPGM 電源より高い電圧を TRST ピンに対して駆動しないでください。TRST 入力ピンはVCCPGM 電源から給電されます。 |
| nCSO[0:2] | 出力 | ASコンフィグレーション・スキームでの、FPGAからEPCQ-Lデバイスへの専用出力コントロール信号です。EPCQ-Lデバイスをイネーブルします。 | FPGAのプログラミングをASコンフィグレーション・スキームで行わない場合、nCSO ピンは使用しません。このピンは、出力ピンとして使用しない場合は未接続のままにします。 |