インテルのみ表示可能 — GUID: wtw1420188647746
Ixiasoft
差動I/Oピン
注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力し、デザインをコンパイルすることを推奨しています。 インテル® Quartus® Prime開発ソフトウェアは、I/O割り当ておよび配置ルールに従ってピン接続をチェックします。これらのルールは、デバイス集積度、パッケージ、I/O割り当て、電圧割り当て、および本章に記載されていない他の要因によって異なります。
ピン名 | ピンの機能 | ピンの説明 | 接続ガイドライン |
---|---|---|---|
LVDS[2,3][A,B,C,D,E,F,G,H,I,J,K,L]_[1:24]p 、 LVDS[2,3][A,B,C,D,E,F,G,H,I,J,K,L]_[1:24]n | I/O、TX/RXチャネル | これらは、カラムI/Oバンク上の真のLVDSレシーバーおよびトランスミッター・チャネルです。各I/Oペアは、LVDSレシーバーまたはLVDSトランスミッターとしてコンフィグレーションできます。末尾が「p」のピンでは、差動チャネルの正の信号を伝えます。末尾が「n」のピンでは、差動チャネルの負の信号を伝えます。これらのピンは、差動信号に使用されていない場合はユーザーI/Oピンとして使用可能です。 | 未使用ピンの接続は、 インテル® Quartus® Prime開発ソフトウェアで定義されているとおりに行います。 |