インテル® Arria® 10 GX、GT、およびSXデバイスファミリー・ピン接続ガイドライン

ダウンロード PDF
ID 683814
日付 12/23/2020
Public
ドキュメント目次
ドキュメント目次 x
インテル® Arria® 10 GX、GT、およびSXデバイスファミリー・ピン接続ガイドライン
インテル® Arria® 10 GX、GT、およびSXデバイスファミリー・ピン接続ガイドライン x
インテル® Arria® 10 GXおよびGTのピン接続ガイドライン インテル® Arria® 10 SXのピン接続ガイドライン インテル® Arria® 10デバイスの電源共有ガイドライン インテル® Arria® 10 GX、GT、およびSXデバイスファミリーのピン接続ガイドライン 改訂履歴
インテル® Arria® 10 GXおよびGTのピン接続ガイドライン x
クロックおよびPLLピン 専用コンフィグレーション/JTAGピン オプション/兼用コンフィグレーション・ピン パーシャル・リコンフィグレーション・ピン 差動I/Oピン 外部メモリー・インターフェイス・ピンおよびハードメモリーPHYピン リファレンス・ピン 電圧センサーピン 供給ピン トランシーバー・ピン インテル® Arria® 10 GXおよびGTのピン接続ガイドラインの注意事項
インテル® Arria® 10 SXのピン接続ガイドライン x
HPS供給ピン HPS専用I/Oバンクピン HPSペリフェラル・ピン 共有3V I/Oバンクピン インテル® Arria® 10 SXのピン接続ガイドラインの注意事項
インテル® Arria® 10デバイスの電源共有ガイドライン x
例1: インテル® Arria® 10 GX 例2: インテル® Arria® 10 GX 例3: インテル® Arria® 10 GX 例4: インテル® Arria® 10 GT 例5: インテル® Arria® 10 GT 例6: インテル® Arria® 10 GT 例7: インテル® Arria® 10 GT 例8: インテル® Arria® 10 SX 例9: インテル® Arria® 10 SX 例10: インテル® Arria® 10 SX 例11: インテル® Arria® 10 GX (SmartVID機能使用) 電源共有ガイドラインについての注意事項
インテル® Arria® 10 GX、GT、およびSXデバイスファミリー・ピン接続ガイドライン

パーシャル・リコンフィグレーション・ピン

注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力し、デザインをコンパイルすることを推奨しています。 インテル® Quartus® Prime開発ソフトウェアでは、I/O割り当ておよび配置規則に従ってピン接続をチェックします。この規則は、デバイス集積度、パッケージ、I/O割り当て、電圧割り当て、および本文書またはデバイス・ハンドブックに記載されていないその他の要因によって異なります。
表 4.  パーシャル・リコンフィグレーション・ピン
ピン名 ピンの機能 ピンの説明 接続ガイドライン
PR_REQUEST I/O、入力

パーシャル・リコンフィグレーション・リクエスト・ピンです。

このピンをHighに駆動して、パーシャル・リコンフィグレーションを開始します。このピンをLowに駆動して、リコンフィグレーションを終了します。

このピンを使用できるのは、パーシャル・リコンフィグレーションで、FPP x16コンフィグレーション・スキームの外部ホストモードを使用する場合のみです。

PR_REQUEST ピンをフローティングのままにすると、コンフィグレーション・エラーが発生する可能性があります。 このピンは、パーシャル・リコンフィグレーション・ピンとして使用するかどうかに関わらず、コンフィグレーション中はLowに駆動します。

このピンは、コンフィグレーション中に弱いプルアップを持つ入力として予約済みです。このピンを専用入力 PR_REQUEST ピンとして使用せず、I/Oピンとしても使用しない場合は、GND に接続します。

PR_REQUEST ピンは、I/Oピンとして使用できます。このピンを入力ピンとして使用する場合、このピンに接続されているホストまたは外部コンポーネントでは、このピンをデバイス・コンフィグレーション中にLowに駆動する必要があります。

PR_READY I/O、出力、または出力 (オープンドレイン) パーシャル・リコンフィグレーションReadyピンは、デバイスがパーシャル・リコンフィグレーションを開始する準備ができるまでLowに駆動されます。デバイスでリコンフィグレーションを開始する準備が整うと、この信号はリリースされ、外部プルアップ抵抗によってHighに引き上げられます。

オプションのオープンドレイン出力専用 PR_READY ピンとして使用する場合は、このピンは10kΩ外部プルアップ抵抗を介して VCCPGM に接続します。

オープンドレイン出力専用 PR_READY ピンをオプションで使用せず、I/Oピンとしても使用しない場合は、 インテル® Quartus® Prime開発ソフトウェアで定義されているとおりに接続します。

PR_ERROR I/O、出力、または出力 (オープンドレイン) パーシャル・リコンフィグレーションErrorピンは、デバイスによってエラーが検出されない限り、パーシャル・リコンフィグレーション実行中はLowに駆動されます。エラーが検出された場合、この信号はリリースされ、外部プルアップ抵抗によってHighに引き上げられます。

オプションのオープンドレイン出力専用 PR_ERROR ピンとして使用する場合、このピンは、10kΩ外部プルアップ抵抗を介して VCCPGM に接続します。

オープンドレイン出力専用 PR_ERROR ピンをオプションで使用せず、/Oピンとしても使用しない場合は、 インテル® Quartus® Prime開発ソフトウェアで定義されているとおりに接続します。

PR_DONE I/O、出力、または出力 (オープンドレイン) パーシャル・リコンフィグレーションDoneピンは、パーシャル・リコンフィグレーションが完了するまでLowに駆動されます。リコンフィグレーションが完了すると、この信号はリリースされ、外部プルアップ抵抗によってHighに引き上げられます。

オプションのオープンドレイン出力専用 PR_DONE ピンとして使用する場合、このピンは、10kΩ外部プルアップ抵抗を介して VCCPGM に接続します。

オープンドレイン出力専用 PR_DONE ピンをオプションで使用せず、I/Oピンとしても使用しない場合は、 インテル® Quartus® Prime開発ソフトウェアで定義されているとおりに接続します。

CvP_CONFDONE I/O、出力 (オープンドレイン)

CvP Doneピンは、コンフィグレーション実行中はLowに駆動されます。CvPコンフィグレーションが完了すると、この信号はリリースされ、外部プルアップ抵抗によってHighに引き上げられます。

このピンのステータスは、CONF_DONEピンがHighの場合にのみ有効です。

オプションのオープンドレイン出力専用 CvP_CONFDONE ピンとして使用する場合、このピンは、10kΩ外部プルアップ抵抗を介して VCCPGM に接続します。

オープンドレイン出力専用 CvP_CONFDONE ピンをオプションで使用せず、I/Oピンとしても使用しない場合は、 インテル® Quartus® Prime開発ソフトウェアで定義されているとおりに接続します。

レベル 2 の表題