2.1.1. Link Designerモジュールでの通信リンクの構築
2.1.2. Link and Simulation Setting
2.1.3. トランスミッターの設定
2.1.4. レシーバーの設定
2.1.5. IBIS-AMIラッパー
2.1.6. チャネル設定
2.1.7. バッチ・チャネル・シミュレーションのコンフィグレーション
2.1.8. クロストーク・アグレッサー・トランスミッターの設定
2.1.9. リピーターとリタイマーのコンフィグレーション
2.1.10. ノイズソースのリンク・コンポーネント
2.1.11. System Options
2.1.12. プロジェクト・マネージメントの機能
2.1.13. プロジェクトのアーカイブと解凍
2.1.14. Device Model Importer
2.1.15. 解析機能および事前シミュレーションと事前解析チェックリスト
2.1.16. COM解析
3.2.1. コントロール・モジュールのセットアップ
Link and Simulation Settingタブ
図 192. Link and Simulation Setting
Link and Simulation Settingタブで、次のパラメーターを設定します。
- Data Rate: 8 (Gbps)
- Simulation Length: 65536 (ビット)
- Target BER: 10^ -12
- Test Pattern: PRBS-23
- Reference Clock: 100 (MHz)
- Link Optimization Method: CTLE=>FIR+DFE
- Link OptimizationのFOM: Area
- Compliance Mask: PCI Express* 8GT
- FEC: Off。これにより、前方誤り訂正 (FEC) モデリングがディスエーブルになります。これは、トランスミッターとレシーバーはFECをサポートしていないためです。
- Project Name: Demo
- Simulation Mode: Hybrid
- Output Options: Data Viewer with Image Output。このオプションでは、Advanced Link Analyzerにすべての出力プロットのイメージファイル (.png) を生成するように指示します。
- Jitter Analysis Options: Disable。この選択により、リンク・シミュレーション中のジッター解析機能がディスエーブルになります。
Reference Clock Optionをクリックします。
図 193. Reference Clock Configuration
- Ideal Reference Clockをオフにします。
- Option 2: Phase Noiseタブをクリックします。
- Select TX Reference Clock Option 2オプションをオンにします。
- 上の図に示すように、テキストボックスに位相ノイズとスプリアスのデータを入力またはコピーします。リファレンス・クロックの位相ノイズデータは、コンフィグレーション・ファイル例Demo.jneにあります。
Transmitterタブ
図 194. トランスミッターの設定
Transmitterタブで、次のパラメーターを設定します。
- Transmitter: Stratix® V GX
- Package: Stratix® V GX
- VOD Selection: 40 (~800 mV)
- Pre-emphasis: Auto
- PLL Type: ATX (LC)
- PLL Bandwidth: Low
- Jitter/Noise Component:
- Intel Device Characterization Data Access機能がイネーブルになっている場合は、Characterization Data Accessをクリックします。 (メッセージボックスが表示されます。メッセージボックスを読んで閉じます。) トランスミッターのジッター値が自動的に入力され、ジッター/ノイズ・モデリング・モードが選択されます。
- Intel Device Characterization Data Accessを使用できない場合は、上記の図に示されているジッター値を手動で入力します。ジッターデータが手動入力によるものである場合、シミュレーション結果はわずかに異なる可能性があることに注意してください。
Receiverタブ
図 195. レシーバーの設定
Receiverタブで、次のパラメーターを設定します。
- Receiver: PCI Express* 8GT
- Package: PCI Express* 8GT
- CTLE Setting: Auto
- DFE Mode: Auto
- CDR Type: Bang-Bang
- CDR Bandwidth: Medium
- PVT Process: Typical
- PVT Voltage: Typical
- PVT Temperature: 25 deg C
- DJ: 0.056 (UI、7 ps)
- RJ: 1.55 ps (RMS) (キー入力し、プルダウンメニューを使用してRJ単位を設定します)
注: このシミュレーションでは、カスタムレシーバーを使用してPCI-SIG PCI Express* 3.0ベースライン・レシーバーをエミュレートします。ジッター成分と値の定義は、PSG/インテルデバイスとは異なります。詳細については、Link and Simulation Settingの項内のコンプライアンス・マスクの使用法を参照してください。
Receiver Optionsをクリックします。Receiver Configurationウィンドウで、Equalizationタブをクリックします。DFE Tap Lengthを1に、Step Sizeを0.0078125に設定します。
図 196. 追加のレシーバー・コンフィグレーション
