Advanced Link Analyzer: ユーザーガイド

ダウンロード PDF
ID 683448
日付 4/27/2022
Public
ドキュメント目次
ドキュメント目次 x
1. システム要件とインストール・ガイド 2. 機能の説明 3. チュートリアル: PCI Express* 8GT 4. Advanced Link Analyzerユーザーガイドの改訂履歴
1. システム要件とインストール・ガイド x
1.1. システム要件 1.2. インストール 1.3. プログラムとファイルの種類 1.4. ユーザーガイドへのアクセス
2. 機能の説明 x
2.1. Advanced Link Analyzer Control Module 2.2. Advanced Link Analyzer Data Viewerモジュール 2.3. Advanced Link Analyzer Channel Viewerモジュール 2.4. Advanced Link Analyzer Batch Simulation Controller 2.5. Advanced Link Analyzer Channel Designer
2.1. Advanced Link Analyzer Control Module x
2.1.1. Link Designerモジュールでの通信リンクの構築 2.1.2. Link and Simulation Setting 2.1.3. トランスミッターの設定 2.1.4. レシーバーの設定 2.1.5. IBIS-AMIラッパー 2.1.6. チャネル設定 2.1.7. バッチ・チャネル・シミュレーションのコンフィグレーション 2.1.8. クロストーク・アグレッサー・トランスミッターの設定 2.1.9. リピーターとリタイマーのコンフィグレーション 2.1.10. ノイズソースのリンク・コンポーネント 2.1.11. System Options 2.1.12. プロジェクト・マネージメントの機能 2.1.13. プロジェクトのアーカイブと解凍 2.1.14. Device Model Importer 2.1.15. 解析機能および事前シミュレーションと事前解析チェックリスト 2.1.16. COM解析
2.1.3. トランスミッターの設定 x
2.1.3.1. Jitter/Noiseコンポーネント 2.1.3.2. トランスミッター・オプション 2.1.3.3. Characterization Data Access 2.1.3.4. IBIS-AMIトランスミッターのコンフィグレーション 2.1.3.5. パルス・フィッティング解析 2.1.3.6. SNDR解析 2.1.3.7. Jnu/Jrms/EOJ解析
2.1.4. レシーバーの設定 x
2.1.4.1. Jitter/Noise設定 2.1.4.2. Characterization Data Access 2.1.4.3. レシーバーオプション 2.1.4.4. IBIS-AMIレシーバーのコンフィグレーション
2.1.9. リピーターとリタイマーのコンフィグレーション x
2.1.9.1. Repeater/Retimer RXコンフィグレーション 2.1.9.2. Repeater/Retimer TXのコンフィグレーション
2.3. Advanced Link Analyzer Channel Viewerモジュール x
2.3.1. Channel Plotパネル 2.3.2. Channel Listパネル 2.3.3. Plot Optionパネル
2.3.3. Plot Optionパネル x
2.3.3.1. S-parameter Modeパネル 2.3.3.2. Plot Configurationパネル 2.3.3.3. Options
3. チュートリアル: PCI Express* 8GT x
3.1. メソドロジー 3.2. セットアップと初期化 3.3. 解析
3.2. セットアップと初期化 x
3.2.1. コントロール・モジュールのセットアップ 3.2.2. チャネルの構築 3.2.3. システムの完成
1. システム要件とインストール・ガイド
2. 機能の説明
3. チュートリアル: PCI Express* 8GT
4. Advanced Link Analyzerユーザーガイドの改訂履歴

2.1.4.3. レシーバーオプション

レシーバーオプションでは、レシーバー用のコンフィグレーションおよび設定オプションをさらに提供します。

  • Terminationタブ - このセクションは、レシーバーのインピーダンスを指定します。
    図 51. Receiver Terminationのコンフィグレーション

    選択されたインテルデバイスの場合、RX Impedanceプルダウンメニューを使用して終端コンフィグレーションを選択します。Customオプションを選択することによって、終端コンフィグレーションをカスタマイズすることも可能です。Custom RX Impedance法を選択すると、終端を次のようにコンフィグレーションできます。

    • Ideal RX終端 - レシーバーは、50オーム (シングルエンド) 終端で理想的です。
    • Non-ideal RX終端 - 次のオプションのいずれかを選択します。
      • R - レシーバーのインピーダンスは、抵抗Rオーム (シングルエンド) としてモデル化されます。
      • R//C1 - レシーバーのインピーダンスは、並列抵抗 (オーム単位) とキャパシタンス (pF単位) を持つRCネットワークとしてモデル化されます。
      • File Input (Frequency Real Imaginary) - レシーバーのインピーダンスは、入力ファイルに記述された周波数依存の複素インピーダンス・テーブルによってモデル化されます。

    インテルのレシーバーの場合、デフォルトの終端コンフィグレーションが自動的に選択および指定されます。

  • Equalizationタブ - インテル® Arria® 10 GX/SX/GT、 Stratix® V GX、および Arria® V GZデバイスの場合、DFEモデルはAdvanced Link Analyzerに組み込まれており、構成可能性は限られています。Customおよび PCI Express* 8GT/16GTレシーバーの場合、DFEコンフィグレーション・オプションが提供されます。
図 52.  Advanced Link Analyzerのレシーバーオプション: Equalizationのコンフィグレーション

Equalizationタブ:

  • DFE Tap Length - サポートされているインテルデバイスでは、DFEタップ長を手動で減らすことができます。選択されたDFEタップ長がデバイスの元のDFEタップ長よりも大きい場合、変更はシミュレーションに適用されません。 インテル® Arria® 10デバイスでは、DFEタップ長を手動で設定すると、シミュレーションでフローティングDFEタップ機能がディスエーブルになります。

Custom RX FFE/DFEタブ:

  • Algorithm - FFE/DFEは、LMSアルゴリズムとそのバリエーションを使用して適応されます。
  • DFE Tap Length - DFEタップの数。このオプションは、Customおよび PCI Express* 8GTレシーバーでのみ使用できます。
  • FFE Tap Length - FFE (フィードフォワード・イコライゼーション) タップの数。このオプションは、Customおよび PCI Express* 8GT/16GTレシーバーでのみ使用できます。
  • Floating Tap - フローティング・タップのサポートをイネーブルまたはディスエーブルにします。デフォルトはDisableです。
  • Float Tap Length - フローティング・タップの数。複数グループのフローティング・タップがイネーブルの場合、これは各グループ内のフローティング・タップの数を指定します。複数グループがディスエーブルになっている場合、これはフローティング・タップの総数を指定します。デフォルトは4です。
  • Tap Location Type - フローティング・タップの編成方法を指定します。Groupとは、フローティング・タップがグループ化されていることを意味します。つまり、3タップDFEの2つのグループを別々の位置に配置できます。個別とは、フローティング・タップが許容範囲内で個別に広がる可能性があることを意味します。デフォルトはGroupです。Disableはサポートされていないため、選択しないでください。
  • Number of Groups - フローティングタップ・グループの数を指定します。デフォルトは1です。
  • Max Float Tap Location - フローティング・タップの許容範囲を指定します。デフォルトは64です。
  • Step Size - LMSアルゴリズムのステップサイズ。このパラメーターは、LMS適応の速度を制御します。デフォルト値は0.01です。
  • Summation Node Model - Advanced Link Analyzerでは、次の2つの汎用/カスタム合計ノードモデリング方法をサポートしています。
    • 3dB Bandwidth (RC filter): 1次RCフィルターを使用して、DFE調整のローパスフィルター処理を実行します。帯域幅が無限である理想的な加算ノードをモデル化するには -1 を入力します。
    • S-parameter: Sパラメーター・ファイルを使用して、パルス整形フィルターを指定します。パルス整形では、差動挿入損失 (Sdd21) のみが適用されます。
  • Reference Tap - FFEでのメイン・カーソル・タップの位置です。
  • Override generic/standard device setting - 規格デバイス ( PCI Express* 8GTおよび16GTなど) の場合、DFEタップ長、係数範囲、および加算ノード帯域幅は、デバイスモデル内で事前コンフィグレーションされています。これらのデバイスをカスタム設定でシミュレートする場合は、このオプションをオンにします。

Custom RX Common Mode Conditioningタブ:

  • Common Mode Conditioning - コモン・モード・ノイズ・コンディショニングをEnableまたはDisableします。デフォルト値はDisableです。
  • Method - Advanced Link Analyzerは、これらの方法をサポートしています。デフォルト値はCMRR (Scalar) 法です。
    • CMRR (Scalar): CMRRテキストボックスで指定された値で振幅をスケーリングすることによって、コモン・モード・ノイズをフィルター処理します。
    • Common Mode Noise Transfer (S-parameter): Common Mode Noise Transfer (Sパラメーター) テキストボックスで指定されたSパラメーターによって、コモン・モード・ノイズをフィルタリングします。
  • CMRR - dB単位のCommon Mode Rejection Rationの値。
  • Common Mode Noise Transfer (S-parameter) - コモン・モード・ノイズに適用可能な伝達関数を指定します。テキストボックスの横にあるボタンをクリックして、Sパラメーターを選択できます。Advanced Link Analyzer Channel Wizardを使用すると、Sパラメーター値をコンフィグレーションできます。
    • ポート・コンフィグレーション・タイプ
    • ポート番号
    • レーン選択
    • 信号フロー方向

Custom RX CTLEタブ:

  • CTLE Configuration & Gain Controlタブ:
    • VGA Configuration
      • Target Level: VGA出力のターゲット電圧レベル
      • Max VGA Gain (リニアスケール): リニアスケールでの最大VGAゲイン
      • Gain Granularity: VGAが自動モードの場合の、VGAゲインのステップサイズ
    注: Custom RXのVGAは、周波数全体でフラットなゲインを有しています。
  • CTLE Kernel Optionsタブ:

    • CTLE Kernel Type: 選択肢は、DefaultとCOMです。デフォルトの方法では、 PCI Express* 8GTのデータレートなど、8 Gbpsを基準としたデータレートでスケーリングする PCI Express* 8GT参照CTLEモデルを使用します。COM法は、IEEE 802.3cd COM参照CTLEモデルを使用します。Advanced Link Analyzerを使用すると、極とゼロの位置の分周器と周波数スケーリングを変更できます。

図 53.  Advanced Link Analyzerレシーバーオプション: CTLE Configuration & Gain Control、Kernel Options
  • Miscタブ - 予約済み。このタブは空白です。
レベル 2 の表題