インテルのみ表示可能 — GUID: mwh1410471284276
Ixiasoft
2.4.2. パイプライン化およびリタイミング
グリッチは、組み合わせロジックの出力における不要かつ予測不可能な一時的なロジックの切り替わりです。グリッチのあるデザインは、スイッチング動作が速いためより多くの電力を消費します。 グリッチは通常、入力信号のタイミングに不一致がある場合に発生し、不均一な伝播遅延につながります。
例えば、1つの入力が1から0に変化し、その直後にもう1つの入力が0から1に変化する2-input XORゲートの場合、短い時間入力はどちらも1 (high) になり、XORゲートの出力で0 (low) になります。そして2回目の入力遷移発生時にXORゲートの出力は1 (high) になります。そのため、出力が安定する前に入力遅延によって出力にグリッチが発生します。
図 28. 出力でグリッチが発生するXORゲート
グリッチは後続のロジックに伝播し、不必要なスイッチング動作を引き起こすため、消費電力が増加します。演算回路や巡回冗長検査 (CRC) 回路など、多くのXOR機能をともなう回路においては、レジスター間にいくつかのレベルの組み合わせロジックが存在する場合、多くのグリッチが発生する傾向があります。
レジスターは、グリッチが組み合わせパスを介して伝播するのを防ぎます。パイプライン化は、レジスターを挿入し組み合わせパスを分割する手法です。パイプライン化によりレジスター間のロジックレベル数を減らすことで、より速いクロック速度動作をもたらすことができます。ただし、パイプライン化は最初の結果までのクロックサイクル数に関し、回路のレイテンシーを増加させます。
次の図は、パイプライン化で行われる長い組み合わせパスの切断方法を表しています。
図 29. パイプライン化の例
このスイッチング動作の減少は、組み合わせロジックにおける電力消費を低減します。ただし、グリッチが少ないデザインでは、パイプライン化により不要なレジスターが追加され、消費電力が増加する可能性があります。また、パイプライン化によってリソース使用率が増加する可能性もあります。