インテルのみ表示可能 — GUID: cnx1522373251398
Ixiasoft
1.5. モジュラー・デザイン・フローでの消費電力解析
モジュラーまたは階層デザインフローでは、各デザインブロックを個別に開発後、これらのブロックを上位レベルのデザインにインスタンス化し、完全なデザインを形成します。インテルQuartus Prime開発ソフトウェアは、最上位のデザインまたは、デザインをともなうブロックそれぞれのシミュレーションおよび電力解析をサポートします。
図 12. モジュラー・シミュレーション・フロー
複数の.vcdシミュレーション出力ファイルを、特定のエンティティー名に関連付けることができます。それにより、部分的なデザインのシミュレーションをデザイン全体の電力解析に統合することができます。エンティティーに複数の.vcdファイルを指定する場合、複数のシミュレーション・ファイルに同じ信号の信号アクティビティー情報を含めることができます。その場合、Power Analyzerは次の規則に従います。
- 複数の.vcdファイルを同じデザイン・エンティティーに適用する場合、Power Analyzerは信号アクティビティーを各.vcdの均等加重の算術平均として計算します。
- 複数のシミュレーション・ファイルをデザイン階層内の異なるレベルのデザイン・エンティティーに適用する場合、電力解析の信号アクティビティーは、最も具体的なデザイン・エンティティーに適用されるシミュレーション・ファイルより抽出されます。
次の図は、階層デザインの例を表しています。
図 13. 階層デザイン例
デザインの最上位のモジュールはTopと呼ばれ、3つの8b/10bデコーダーと、それに続くmuxで構成されています。ソフトウェアはmux出力をエンコードし、最上位モジュールの最終的な出力を生成します。エラーを処理するモジュールは、8b/10bデコードエラーを処理します。Topモジュールは、デザインの最上位エンティティーと、他のモジュールの一部として定義されていないロジックを含みます。最上位モジュールのデザインファイルは、階層エンティティーのラッパーにすることも、独自のロジックを含めることも可能です。
以下の使用例のシナリオは、デザインのシミュレーションおよび、.vcdをPower Analyzerへインポートする一般的な方法を示しています。