インテルのみ表示可能 — GUID: igd1526935369101
Ixiasoft
2.3.1.1. メモリーブロックの最適化
メモリーの最適化では、すべてのメモリータイプにおいて、ユーザー定義の読み取りまたは書き込みイネーブル信号を、関連する読み取りおよび書き込みクロックイネーブル信号に移します。
メモリーブロックは、デザイン全体の動的消費電力の大部分を占める可能性があります。各クロックサイクル中にアクセスされるメモリーブロック数を最小限に抑えることで、メモリーの消費電力を大幅に削減すことができます。
図 14. メモリーブロックの変換
シンプルなデュアルポート・メモリー・ブロックのデフォルトの実装では、書き込みクロックイネーブル信号および読み取りクロックイネーブル信号はVCCに接続しており、読み取りおよび書き込みメモリーポートを各クロックサイクル中にアクティブにしています。
メモリーの変換は、読み取りイネーブルおよび書き込みイネーブル信号を、読み取りクロックイネーブルおよび書き込みクロックイネーブル信号にそれぞれ移します。メモリーポートはアクセスされていないときにシャットダウンされるため、この手法はデザインのメモリーが消費する電力を削減します。