JESD204C インテル® FPGA IPユーザーガイド

ダウンロード PDF
ID 683108
日付 3/12/2021
Public
ドキュメント目次
ドキュメント目次 x
1. JESD204C Intel FPGAIPユーザーガイドについて 2. JESD204C Intel FPGA IPの概要 3. 機能の説明 4. 使用開始に際して 5. JESD204C Intel FPGAIPを使用したデザイン 6. Intel® FPGA IPパラメーター 7. インターフェイス信号 8. コントロール・レジスターおよびステータスレジスター 9. JESD204C Intel® FPGA IPユーザーガイドのアーカイブ 10. DMA Intel® FPGA IPユーザーガイドの改訂履歴
2. JESD204C Intel FPGA IPの概要 x
2.1. リリース情報 2.2. デバイスファミリーのサポート 2.3. JESD204C Intel® FPGA IPの機能 2.4. プリセット 2.5. パフォーマンスとリソース使用率
3. 機能の説明 x
3.1. クロック 3.2. ローカル拡張マルチブロック・クロック 3.3. CRCエンコーディングとデコーディング 3.4. スクランブラとデスクランブラ
3.1. クロック x
3.1.1. デバイスクロック 3.1.2. フレームクロックとリンククロック
3.2. ローカル拡張マルチブロック・クロック x
3.2.1. LEMCカウンター
4. 使用開始に際して x
4.1. インテルFPGA IPコアのインストールとライセンス取得 4.2. Intel® FPGA IP Evaluation Mode 4.3. IP Catalogとパラメーター・エディター 4.4. JESD204C IPのコンポーネント・ファイル 4.5. 新しい インテル® Quartus® Primeプロジェクトの作成 4.6. IPのパラメータ化と生成 4.7. デザインのコンパイル 4.8. FPGAデバイスのプログラミング
5. JESD204C Intel FPGAIPを使用したデザイン x
5.1. JESD204C TXおよびRXリセットシーケンス 5.2. コンフィグレーション・フェーズ 5.3. リンクの再初期化 5.4. SYSREF サンプリング 5.5. 割り込みとエラー処理 5.6. 確定的レイテンシー
5.5. 割り込みとエラー処理 x
5.5.1. TXおよびRXの割り込み設定 5.5.2. トップハーフのISRハンドラーの割り込み 5.5.3. 下半分のISRハンドラーの割り込み
7. インターフェイス信号 x
7.1. 送信機信号 7.2. 受信機信号
8. コントロール・レジスターおよびステータスレジスター x
8.1. トランスミッター・レジスター 8.2. レシーバ・レジスター
1. JESD204C Intel FPGAIPユーザーガイドについて
2. JESD204C Intel FPGA IPの概要
3. 機能の説明
4. 使用開始に際して
5. JESD204C Intel FPGAIPを使用したデザイン
6. Intel® FPGA IPパラメーター
7. インターフェイス信号
8. コントロール・レジスターおよびステータスレジスター
9. JESD204C Intel® FPGA IPユーザーガイドのアーカイブ
10. DMA Intel® FPGA IPユーザーガイドの改訂履歴

8. コントロール・レジスターおよびステータスレジスター

制御レジスタとステータスレジスタは、ソフトウェアから見た場合、およびハードウェアによって実装された場合のバイトアドレス指定を参照します。
表 26.  アクセスタイプと定義を登録するこの表は、のレジスタアクセスタイプについて説明しています。 Intel® FPGA IPs。
アクセスタイプ 定義
RO ソフトウェアは読み取り専用です（書き込みには影響しません）。値は内部的に「0」または「1」のいずれかに固定されており、変化しません。
/V/ ソフトウェアは読み取り専用です（書き込みには影響しません）。値は異なる場合があります。
RC
  • ソフトウェアは現在のビット値を読み取って返し、ビットはセルフクリアして0になります。
  • ソフトウェアの読み取りにより、ビット値も0にクリアされます。
RW
  • ソフトウェアは現在のビット値を読み取って返します。
  • ソフトウェアがビットを書き込み、目的の値に設定します。
RW1C
  • ソフトウェアは現在のビット値を読み取って返します。
  • ソフトウェアは0を書き込み、効果はありません。
  • ハードウェアによってビットが1に設定されている場合、ソフトウェアは1を書き込み、ビットを0にクリアします。
  • ハードウェアはビットを1に設定します。
  • ソフトウェアクリアは、ハードウェアセットよりも優先されます。
RW1S
  • ソフトウェアは現在のビット値を読み取って返します。
  • ソフトウェアは0を書き込み、効果はありません。
  • ソフトウェアは1を書き込み、ビットを1に設定します。
  • ソフトウェアによってビットが1に設定されている場合、ハードウェアはビットを0にクリアします。
  • ソフトウェアセットは、ハードウェアクリアよりも優先されます。

セクションの内容
トランスミッター・レジスター
レシーバ・レジスター

レベル 2 の表題