JESD204C インテル® FPGA IPユーザーガイド

ID 683108
日付 3/12/2021
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

5.5. 割り込みとエラー処理

ザ・ JESD204C デザインにエラーまたは再初期化要求があると、IPはプロセッサに割り込みます。割り込みは周辺機器であり、レベルに敏感です。

IPは、ペリフェラルが割り込み信号をディアサートするまで、アサートされたレベルセンシティブ割り込み信号を保持します。レベルセンシティブ割り込みがハイの場合、割り込みコントローラの割り込みの状態は保留中またはアクティブ保留中です。ペリフェラルが何らかの理由で割り込み信号をディアサートした場合、割り込みコントローラは保留状態を割り込みから削除します。

のすべてのエラー状態 JESD204C IPはエラーステータスをラッチし、エラーが処理されてISRがエラーステータスをクリアするために1を書き込むまで、割り込み信号をアサートし続けます。

割り込みがアサートされ、割り込みコントローラー構成(優先度、割り込みIDなど)が満たされると、プロセッサーは割り込みサービスルーチン(ISR)にジャンプしてルーチンを実行します。

ISRは、次の要件に対応する必要があります。 JESD204C エラーステータスを読み取ってから割り込みをクリアすることでIPを実行し、 JESD204C IPは割り込みをディアサートする可能性があります。これは、レベルセンシティブな割り込みにとって特に重要です。ISRは、次のステップに進む前に、割り込みコントローラ入力で割り込みがディアサートされていることを確認する必要があります。通常、これは上半分のISRハンドラーと呼ばれます。

下半分のISRハンドラーには、一連のイベントが必要になる場合があります。