JESD204C インテル® FPGA IPユーザーガイド

ID 683108
日付 3/12/2021
Public
ドキュメント目次

5.5.1. TXおよびRXの割り込み設定

制御レジスタとステータスレジスタを設定するときは、割り込みとしてプロモートするエラータイプと無効にするエラータイプを決定する必要があります。

エラータイプを割り込みまたはその他として判別するには、 JESD204C TXエラーの有効化 そして RXエラーの有効化 オフセット0x64で登録します。

デフォルトでは、IPは、RXのECC修正可能エラーを除いて、すべてのエラーを割り込みイネーブルとしてプロモートします。次の例は、割り込みとして除外できるエラーを示しています。

  • ザ・ JESD204C TXコアは、Avalon-STインターフェイスでデータバブルを検出します。システムデザインにデータバブルがなく、アップストリームデバイスからの継続的なデータストリームがある場合は、このエラータイプの割り込みを無効にできます。
  • システムデザインで修正可能なエラー(CE)の発生を追跡できない場合は、侵入者を無効にすることができます。
    注: ハイエンドサーバーシステムでCE割り込みを有効にして、将来のイベントの予測子としてCEイベントを追跡することをお勧めします。将来のイベントを予測することで、IPは何らかの形の予防保守または部品配置を実行して、恐ろしい修正不可能なエラーやシステムパニックの可能性を防ぐことができます。