JESD204C インテル® FPGA IPユーザーガイド

ID 683108
日付 3/12/2021
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

3.3. CRCエンコーディングとデコーディング

JESD204C IPでは、CRC-12エンコーディング/デコーディングのみをサポートします。

CRC-12エンコーダーは、次の多項式を使用して、12パリティービットを計算します。

0 x 987 = x12 + x9 + x8 + x3 + x2 + x1 + 1