インテルのみ表示可能 — GUID: zcn1557328264875
Ixiasoft
9.1. 概要
9.2. ゴールデン・ハードウェア・リファレンス・デザイン (GHRD)
9.3. ソフトウェア要件の定義
9.4. ソフトウェア・アーキテクチャーの定義
9.5. ソフトウェア・ツールの選択
9.6. ブートローダー・ソフトウェアの選択
9.7. 使用アプリケーション向けオペレーティング・システムの選択
9.8. Linux*用のソフトウェア開発プラットフォームのアセンブル
9.9. パートナーOSまたはRTOS用のソフトウェア開発プラットフォームのアセンブル
9.10. ドライバーに関する考慮事項
9.11. ブートとコンフィグレーションに関する考慮事項
9.12. システムリセットに関する考慮事項
9.13. フラッシュに関する考慮事項
9.14. アプリケーションの開発
9.15. テストおよび検証
9.16. エンベデッド・ソフトウェアのデザイン・ガイドラインの改訂履歴
インテルのみ表示可能 — GUID: zcn1557328264875
Ixiasoft
5.1.3.5. 内部クロック
HPSクロック・コンフィグレーションのガイドラインの説明に従ってHPSクロックのコンフィグレーションを検証したら、HPSクロック設定をソフトウェア制御下で実装してください。これは通常、ブートローダー・ソフトウェアによって行われます。また、ガイドラインに従って、HPSとFPGAとの間でリファレンス・クロックを転送してください。
ガイドライン: HPSとFPGAとの間でPLLをカスケード接続することは避けてください。
FPGAとHPSとの間のPLLのカスケード接続は、特性が明らかになっていません。ジッター解析を実行しない限りは、FPGAとHPS PLLを連鎖させないでください。HPSからの出力クロックは、FPGAのPLLへの供給は目的としていません。
HPS PLLおよびクロックをソフトウェア制御下で管理するための特定の要件があります。
詳しくは、 インテル® Agilex™ ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル の 「クロック・マネージャー」 のセクションを参照してください。