インテルのみ表示可能 — GUID: rfk1537814574820
Ixiasoft
9.1. 概要
9.2. ゴールデン・ハードウェア・リファレンス・デザイン (GHRD)
9.3. ソフトウェア要件の定義
9.4. ソフトウェア・アーキテクチャーの定義
9.5. ソフトウェア・ツールの選択
9.6. ブートローダー・ソフトウェアの選択
9.7. 使用アプリケーション向けオペレーティング・システムの選択
9.8. Linux*用のソフトウェア開発プラットフォームのアセンブル
9.9. パートナーOSまたはRTOS用のソフトウェア開発プラットフォームのアセンブル
9.10. ドライバーに関する考慮事項
9.11. ブートとコンフィグレーションに関する考慮事項
9.12. システムリセットに関する考慮事項
9.13. フラッシュに関する考慮事項
9.14. アプリケーションの開発
9.15. テストおよび検証
9.16. エンベデッド・ソフトウェアのデザイン・ガイドラインの改訂履歴
インテルのみ表示可能 — GUID: rfk1537814574820
Ixiasoft
9.12. システムリセットに関する考慮事項
4つのウォッチドッグ・タイマーのいずれかが期限切れになり、SDMへのシステムリセット要求を生成した場合、SDMでは、次の3種類のシステムリセットの1つを実行します。
- HPSコールドリセット
- HPSウォームリセット
- リモート・アップデートのトリガー
注: 次の3つのオプションのうちの1つを インテル® Quartus® Primeプロ・エディション・ツールで選びます。
インテル® Quartus® Primeプロ・エディション・ツールでは、「HPS Clocks and resets」 タブを選択してから 「Resets」 タブを選択し、「Enable watchdog reset」 チェックボックスをクリックして、次の3つの選択肢のいずれかを 「How SDM handles HPS watchdog reset」 ラベルのプルダウンメニューから選択します。
- HPS Cold reset
- Impact on HPS: SDMでは、プロセッサーをリセットに保ちます。SDMでは、コールドリセットの前にデバイスにロードされたのと同じビットストリームから、FSBLをHPSオンチップメモリーにロードします。正常に完了すると、SDMでは、HPSリセットをリリースします。これにより、プロセッサーによるリセット例外アドレスからのコードの実行が開始します。
- Impact on FPGA: FPGAコア・ファブリックは、リセット中は変更されません。リセットを終了すると、ソフトウェアでは、FPGA部分のリコンフィグレーションを行うかどうかを決定します。
- HPS Warm reset
- Impact on HPS: SDMでは、プロセッサーをリセットに保ちます。FSBLは、ウォームリセット中はオンチップRAMに残ります。SDMにより、プロセッサーのリセットが解除され、プロセッサーによって、FSBLがオンチップRAMで実行されます。
- Impact on FPGA: FPGA部分は、リセット中はそのままになります。リセットを終了すると、ソフトウェアでは、FPGA部分をリコンフィグレーションするかどうかを決定します。
- Trigger Remote Update
- Impact on HPS: SDMでは、プロセッサーをリセットに保ちます。SDMでは、FSBLをその次の有効な *.pof イメージまたはファクトリー・イメージからHPSオンチップメモリーにロードします。*.pof には、SoCのFPGA部分およびFSBLペイロードをコンフィグレーションするためのデータが含まれています。正常に完了すると、SDMにより、HPSがリセットからリリースされ、プロセッサーによって、リセット例外アドレスからのコードの実行が開始されます。
- Impact on FPGA: FPGA部分がまず消去され、次に、リコンフィグレーションが行われます。リコンフィグレーションには、次の有効なCore RBFまたはFactory Core RBFを使用します。有効なファクトリーRBFが常に存在している必要があります。