インテルのみ表示可能 — GUID: rwc1557328315796
Ixiasoft
インテルのみ表示可能 — GUID: rwc1557328315796
Ixiasoft
5.1.8.1.1. HPS-to-FPGA ブリッジ
ガイドライン: HPS-to-FPGAブリッジを使用して、FPGAがホストするメモリーをHPSに接続します。
HPS-to-FPGAブリッジにより、HPS内のマスター (マイクロプロセッサー・ユニット (MPU)、DMA、または統合マスターを備えたペリフェラルなど) から、SoCデバイスのFPGA部分でホストするメモリーにアクセスできるようになります。このブリッジでは、32、64、および128ビットのデータパスをサポートしているため、幅を調整して、ブリッジに接続しているFPGAファブリック内で最大スレーブデータ幅にすることができます。このブリッジは、バースト転送を実行するマスターによる使用を目的としているので、FPGAファブリック内のペリフェラル・レジスターへのアクセスには使用しないでください。代わりに、コントロール・レジスターおよびステータスレジスターへのアクセスは、Lightweight HPS-to-FPGAブリッジに送信する必要があります。
ガイドライン: HPS-to-FPGAブリッジに接続しているメモリーをHPSのブートに使用している場合、SoCデバイスのFPGA部分のコンフィグレーションが最初に行われていることを確認します。
HPS-to-FPGAブリッジにアクセスするのは、MPUをFPGAからブートする場合です。MPUをFPGAからブートする前に、SoCデバイスのFPGA部分をコンフィグレーションし、HPS-to-FPGAブリッジをアドレス指定可能なスペースに再マッピングしてください。そうしないと、HPS-to-FPGAブリッジへのアクセスが起動プロセス中に行われた場合、バスエラーが発生します。このような要件を満たすには、FPGA Firstブートとコンフィグレーション・スキームを使用します。ブート・ファームウェア生成の標準ツールフローによって、HPS-to-FPGAブリッジが、アドレス可能なメモリー空間にマッピングされます。
FPGA Firstブートとコンフィグレーション・スキーム、および インテル® Agilex™ HPS向けブート・ファームウェアについて詳しくは、Intel Agilex SoC Boot User Guide を参照してください 。