インテルのみ表示可能 — GUID: uar1556563448013
Ixiasoft
9.1. 概要
9.2. ゴールデン・ハードウェア・リファレンス・デザイン (GHRD)
9.3. ソフトウェア要件の定義
9.4. ソフトウェア・アーキテクチャーの定義
9.5. ソフトウェア・ツールの選択
9.6. ブートローダー・ソフトウェアの選択
9.7. 使用アプリケーション向けオペレーティング・システムの選択
9.8. Linux*用のソフトウェア開発プラットフォームのアセンブル
9.9. パートナーOSまたはRTOS用のソフトウェア開発プラットフォームのアセンブル
9.10. ドライバーに関する考慮事項
9.11. ブートとコンフィグレーションに関する考慮事項
9.12. システムリセットに関する考慮事項
9.13. フラッシュに関する考慮事項
9.14. アプリケーションの開発
9.15. テストおよび検証
9.16. エンベデッド・ソフトウェアのデザイン・ガイドラインの改訂履歴
インテルのみ表示可能 — GUID: uar1556563448013
Ixiasoft
8.1.1. デバッグツールのプランニング・ガイドライン
番号 | チェック欄 | チェックリストの項目 |
---|---|---|
1 | オンチップデバッグ手法を早期に選択し、メモリーおよびロジック要件、I/Oピン接続、およびボード接続をプランニングします。 | |
2 | Signal Probeインクリメンタル配線、Signal Tap Embedded Logic Analyzer、Logic Analyzer Interface、In-System Memory Content Editor、In-System Sources and Probes、またはVirtual JTAG IPコアを使用する場合は、システムとボードのプランニングをデバッグで使用可能なJTAG接続で行います。 | |
3 | 少量の追加ロジックリソースをプランニングし、JTAGデバッグ機能用のJTAGハブロジックの実装に使用できるようにします。 | |
4 | Signal Tap Embedded Logic Analyzerを使用したデバッグ用にデバイス・メモリー・リソースを確保し、システム動作中にデータをキャプチャできるようにします。 | |
5 | Signal ProbeまたはLogic Analyzer Interfaceを使用したデバッグ用にI/Oピンを確保し、デザインやボードを変更して、後でデバッグ信号に対応する必要がないようにします。 | |
6 | ボードでデバッグモードをサポートし、デバッグ信号によってシステム動作が影響されないようにします。 | |
7 | ピンヘッダーまたはmictorコネクターの組み込みを外部ロジック・アナライザーまたはミックスド・シグナル・オシロスコープの必要性に応じて行います。 | |
8 | デバッグツールを段階的に使用し、コンパイル時間を短縮するには、インクリメンタル・コンパイルがオンになっていることを確認し、デザインをリコンパイルしてデバッグツールを変更する必要がないようにします。 | |
9 | Virtual JTAG IPコアをカスタム・デバッグ・アプリケーションに使用するために、デザインプロセスの一環としてIPコアのインスタンス化をHDLコードで行います。 | |
10 | In-System Sources and Probes機能を使用するために、IPコアのインスタンス化をHDLコードで行います。 | |
11 | In-System Memory Content EditorをRAMブロックまたはROMブロックに対して使用するには、Allow In-System Memory Content Editorをオンにして、コンテンツのキャプチャおよび更新を行います。これは、IPカタログ内のメモリーブロックに対するのシステムクロックのオプションと関係なく行います。 |
オンチップ・デバッグ・ツールを使用する場合は、ツールをプランニングしてシステムボード、 インテル® Quartus® Primeプロジェクト、およびデザインを開発します。
デバッグツールについて詳しくは、 インテル® Quartus® Primeプロ・エディション ユーザーガイド: デバッグツール を参照してください。