インテルのみ表示可能 — GUID: nav1553539726706
Ixiasoft
2.2.2.3. Lightweight HPS to FPGA Master Interface
Lightweight HPS-to-FPGAインターフェイスは、低帯域幅のコントロール・インターフェイスです。このインターフェイスでは、HPSマスターからFPGAファブリックにトランザクションを発行できます。Enable/Data Widthドロップダウンは、固定32ビットデータ幅に制限されます。Bridge address widthは、21ビットまたは20ビットのいずれかにコンフィグレーションできます。このブリッジがイネーブルされている場合、インターフェイスは h2f_lw_axi_master、h2f_lw_axi_clock、および h2f_lw_axi_resetが使用可能になります。
このブリッジでは、FPGAファブリックからのクロック入力を受け入れ、クロック・ドメイン・クロッシングを内部で実行します。公開された AXI* インターフェイスが動作するクロックドメインは、FPGAファブリックによって提供されるクロックと同じクロックドメインです。FPGAファブリック内の他のインターフェイス規格 (Avalon-MMインターフェイスへの接続など) は、ソフト・ロジック・アダプターを使用してサポートすることができます。プラットフォーム・デザイナーのシステム・インテグレーション・ツールでは、アダプターロジックを自動生成し、AXIからAvalon-MMインターフェイスに接続します。