インテルのみ表示可能 — GUID: qtf1553539733920
Ixiasoft
2.3.1.2. FPGA-to-HPS Clocks Source
Enable FPGA-to-HPS free clockオプションをオンにすると、f2h_free_clkクロック入力がイネーブルされます。これは、専用の hps_osc_clk ピンではなく、FPGAファブリックから駆動されるHPS PLLへの代替入力です。Enable FPGA-to-HPS free clockオプションをオンにすると、そのピンと同じ要件が適用されます。
図 14. プラットフォーム・デザイナーのFPGA-to-HPS Clocks Sourceサブウィンドウ
このクロックの要件の詳細については、インテルAgilexデバイス・データシート を参照してください。