インテルのみ表示可能 — GUID: rwh1553539725987
Ixiasoft
2.2.2.2. HPS to FPGA AXI-4 Master Interface
HPS-to-FPGA AXI-4 Masterインターフェイスにより、HPSマスターからFPGAファブリックにトランザクションを発行できます。次の各項目を使用します。
- Enable/Data Widthドロップダウンで、このマスター・インターフェイスのデータ幅を32、64、または128ビットにコンフィグレーションします。
- Bridge address widthは、32ビットから20ビットまでコンフィグレーション可能です。このブリッジがイネーブルされている場合、インターフェイスは h2f_axi_master、h2f_axi_clock、および h2f_axi_resetが使用可能になります。
このブリッジでは、FPGAファブリックからのクロック入力を受け入れ、クロック・ドメイン・クロッシングを内部で実行します。公開された AXI* インターフェイスが動作するクロックドメインは、FPGAファブリックによって提供されるクロックと同じクロックドメインです。FPGAファブリック内の他のインターフェイス規格 (Avalon-MMインターフェイスへの接続など) は、ソフト・ロジック・アダプターを使用してサポートすることができます。プラットフォーム・デザイナーのシステム・インテグレーション・ツールでは、アダプターロジックを自動生成し、AXIからAvalon-MMインターフェイスに接続します。