3.1.6. リセットシーケンス
このデザイン例は、2 つのリセット・シーケンサーで構成されています。
- Reset Sequence 0—TX/RX ストリーミング・ドメイン、メモリー・マップド・ドメイン、コア PLL、TX PHY、TX コア、および SYSREF ジェネレーターへのリセットを処理します。
- Reset Sequence 1—RX PHY および RX コアへのリセットを処理します。