インテルのみ表示可能 — GUID: rdu1561706043498
Ixiasoft
3.1.2. パラレル I/O(PIO)
Avalon® インターフェイスを備えるPIO (Parallel Input/Output) コアは、 Avalon® Memory-Mapped (-MM) スレーブポートと汎用I/Oポートの間にメモリーマッピングされたインターフェイスを提供します。このI/Oポートは、オンチップのユーザーロジック、またはFPGA外部のデバイスに接続しているI/Oピンのどちらかに接続されます。
図 8. 入力ポート、出力ポート、およびIRQのサポートを備えるPIOコアデフォルトでは、プラットフォーム デザイナー コンポーネントは割り込みサービス ライン (IRQ) をディセーブルします。
PIO I/O ポートは最上位の HDL ファイル (io_status 入力ポートの場合、 io_control 出力ポート用)。
次の表は、開発キットの DIP スイッチおよび LED へのステータスおよび制御 I/O ポートの信号接続を示しています。
ポート | ビット | 信号 |
---|---|---|
Out_port | C | USER_LED SPI プログラミング完了 |
31:1 | 予約済み | |
In_port | C | USER_DIP 内部シリアル・ループバックの有効化 オフ = 1 オン = 0 |
1 | USER_DIP FPGA 生成 SYSREF 有効 オフ = 1 オン = 0 |
|
31:2 | 予約済み |