インテルのみ表示可能 — GUID: mwh1410471099539
Ixiasoft
1.5.1. サポートされているデバイスとシグナリング
1.5.2. HSPICEシミュレーション・キットへのアクセス
1.5.3. HSPICEシミュレーションにおけるダブルカウント問題
1.5.4. HSPICE Writerツールのフロー
1.5.5. HSPICEシミュレーションの実行
1.5.6. 出力シミュレーションの結果の解釈
1.5.7. 入力シミュレーションの結果の解釈
1.5.8. 表形式のシミュレーション結果の表示および解釈
1.5.9. グラフ形式のシミュレーション結果の表示
1.5.10. HSPICEシミュレーションに基づいたデザインの調整
1.5.11. I/O HSPICEシミュレーション・デッキのサンプル入力
1.5.12. I/O HSPICEシミュレーション・デッキのサンプル出力
1.5.13. 高度なトピック
1.5.12.1. Header Comment
1.5.12.2. Simulation Conditions
1.5.12.3. Simulation Options
1.5.12.4. Constant Definition
1.5.12.5. I/O Buffer Netlist
1.5.12.6. Drive Strength
1.5.12.7. スルーレートと遅延チェーン
1.5.12.8. I/O Buffer Instantiation
1.5.12.9. Board and Trace Termination (ボードおよびトレース終端)
1.5.12.10. Double-Counting Compensation Circuitry (ダブルカウント補正回路)
1.5.12.11. Simulation Analysis
インテルのみ表示可能 — GUID: mwh1410471099539
Ixiasoft
1.4. IBISモデルを使用したシミュレーション
IBISモデルは、正確なシグナル・インテグリティーのシミュレーションを迅速に実行する方法を提供します。IBISモデルは、電圧-電流および電圧-時間のデータ曲線でI/Oバッファーの動作を記述します。
IBISモデルは、その動作の性質上、I/Oバッファーの内部回路デザインに関する情報を含める必要はありません。インテルをはじめとする多くのコンポーネント・メーカーは、シグナル・インテグリティー解析シミュレーション・ツールで無償でダウンロードして使用できるIBISモデルを提供しています。早期のデザイン・シミュレーションに対してはインテルのWebサイトから汎用のデバイスファミリーIBISモデルをタウンロードしたり、既存のデザインに対してはIBIS Writerを使用してカスタムのIBISモデルを作成したりすることが可能です。