インテルのみ表示可能 — GUID: mwh1410471118301
Ixiasoft
1.5.1. サポートされているデバイスとシグナリング
1.5.2. HSPICEシミュレーション・キットへのアクセス
1.5.3. HSPICEシミュレーションにおけるダブルカウント問題
1.5.4. HSPICE Writerツールのフロー
1.5.5. HSPICEシミュレーションの実行
1.5.6. 出力シミュレーションの結果の解釈
1.5.7. 入力シミュレーションの結果の解釈
1.5.8. 表形式のシミュレーション結果の表示および解釈
1.5.9. グラフ形式のシミュレーション結果の表示
1.5.10. HSPICEシミュレーションに基づいたデザインの調整
1.5.11. I/O HSPICEシミュレーション・デッキのサンプル入力
1.5.12. I/O HSPICEシミュレーション・デッキのサンプル出力
1.5.13. 高度なトピック
1.5.12.1. Header Comment
1.5.12.2. Simulation Conditions
1.5.12.3. Simulation Options
1.5.12.4. Constant Definition
1.5.12.5. I/O Buffer Netlist
1.5.12.6. Drive Strength
1.5.12.7. スルーレートと遅延チェーン
1.5.12.8. I/O Buffer Instantiation
1.5.12.9. Board and Trace Termination (ボードおよびトレース終端)
1.5.12.10. Double-Counting Compensation Circuitry (ダブルカウント補正回路)
1.5.12.11. Simulation Analysis
インテルのみ表示可能 — GUID: mwh1410471118301
Ixiasoft
1.5.4.3. 割り当てを使用したHSPICE Writerのイネーブル
HSPICE Writerは、スクリプト化されたTclフローと併用することも可能です。フルコンパイル中にHSPICE Writerをイネーブルするには、次の行をTclスクリプトに含めます。
HSPICE Writerのイネーブル
set_global_assignment -name EDA_BOARD_DESIGN_SIGNAL_INTEGRITY_TOOL \ "HSPICE (Signal Integrity)" set_global_assignment -name EDA_OUTPUT_DATA_FORMAT HSPICE \ -section_id eda_board_design_signal_integrity set_global_assignment -name EDA_NETLIST_WRITER_OUTPUT_DIR <output_directory> \ -section_id eda_board_design_signal_integrity
コマンドライン呼び出しと同様に、出力ディレクトリーの指定はオプションです。指定しない場合、デフォルトの出力ディレクトリーは、board/hspiceとなります。