インテルのみ表示可能 — GUID: mwh1410471168096
Ixiasoft
1.5.1. サポートされているデバイスとシグナリング
1.5.2. HSPICEシミュレーション・キットへのアクセス
1.5.3. HSPICEシミュレーションにおけるダブルカウント問題
1.5.4. HSPICE Writerツールのフロー
1.5.5. HSPICEシミュレーションの実行
1.5.6. 出力シミュレーションの結果の解釈
1.5.7. 入力シミュレーションの結果の解釈
1.5.8. 表形式のシミュレーション結果の表示および解釈
1.5.9. グラフ形式のシミュレーション結果の表示
1.5.10. HSPICEシミュレーションに基づいたデザインの調整
1.5.11. I/O HSPICEシミュレーション・デッキのサンプル入力
1.5.12. I/O HSPICEシミュレーション・デッキのサンプル出力
1.5.13. 高度なトピック
1.5.12.1. Header Comment
1.5.12.2. Simulation Conditions
1.5.12.3. Simulation Options
1.5.12.4. Constant Definition
1.5.12.5. I/O Buffer Netlist
1.5.12.6. Drive Strength
1.5.12.7. スルーレートと遅延チェーン
1.5.12.8. I/O Buffer Instantiation
1.5.12.9. Board and Trace Termination (ボードおよびトレース終端)
1.5.12.10. Double-Counting Compensation Circuitry (ダブルカウント補正回路)
1.5.12.11. Simulation Analysis
インテルのみ表示可能 — GUID: mwh1410471168096
Ixiasoft
4.6.1. Cadence Allegro Design Entry CISプロジェクトの作成
Cadence Allegro Design Entry CISソフトウェアは、 インテル® Quartus® Prime開発ソフトウェアからインポートしたピンの割り当て情報を使用した回路図シンボルの作成に向けてビルトインサポートを備えています。
Cadence Allegro Design Entry CISソフトウェアで新しいプロジェクトを作成するには、次の手順を実行します。
- FileメニューでNewを指定して、Projectをクリックします。New Projectウィザードが起動します。
新しいプロジェクトを作成する際、PC Boardウィザード、Programmable Logicウィザード、または空の回路図から選択が可能です。
- 使用するパート・ライブラリーまたは空の回路図を選択することのできるプロジェクトを作成するには、PC Boardウィザードを選択します。
Programmable Logicウィザードは、Cadence Allegro Design Entry CISソフトウェアでFPGAロジックデザインのみを構築します。
新規のプロジェクトは指定した位置に存在し、次のファイルで構成されています。
- OrCAD Capture Project File ( .opj )
- Schematic Design File ( .dsn )