インテルのみ表示可能 — GUID: mwh1410471156782
Ixiasoft
1.5.1. サポートされているデバイスとシグナリング
1.5.2. HSPICEシミュレーション・キットへのアクセス
1.5.3. HSPICEシミュレーションにおけるダブルカウント問題
1.5.4. HSPICE Writerツールのフロー
1.5.5. HSPICEシミュレーションの実行
1.5.6. 出力シミュレーションの結果の解釈
1.5.7. 入力シミュレーションの結果の解釈
1.5.8. 表形式のシミュレーション結果の表示および解釈
1.5.9. グラフ形式のシミュレーション結果の表示
1.5.10. HSPICEシミュレーションに基づいたデザインの調整
1.5.11. I/O HSPICEシミュレーション・デッキのサンプル入力
1.5.12. I/O HSPICEシミュレーション・デッキのサンプル出力
1.5.13. 高度なトピック
1.5.12.1. Header Comment
1.5.12.2. Simulation Conditions
1.5.12.3. Simulation Options
1.5.12.4. Constant Definition
1.5.12.5. I/O Buffer Netlist
1.5.12.6. Drive Strength
1.5.12.7. スルーレートと遅延チェーン
1.5.12.8. I/O Buffer Instantiation
1.5.12.9. Board and Trace Termination (ボードおよびトレース終端)
1.5.12.10. Double-Counting Compensation Circuitry (ダブルカウント補正回路)
1.5.12.11. Simulation Analysis
インテルのみ表示可能 — GUID: mwh1410471156782
Ixiasoft
4.2. 製品の比較情報
説明 | Cadence Allegro Design Entry HDL | Cadence Allegro Design Entry CIS | OrCAD Capture CIS |
---|---|---|---|
旧名 | Concept HDL Expert | Capture CIS Studio | - |
沿革 | 一般的には以前の名称がよく知られていますが、Cadence社は2004年にすべてのボード・デザイン・ツールの名称をAllegroに変更しました。 | OrCAD Capture CISに直接基づいている、Cadence Allegro Design Entry CISソフトウェアはこれまでと同様にOrCADによって開発されていますが、販売はCadence社によって行われています。EMAはサポートとトレーニングを提供しています。 | Design Entry CISの基礎は、既存のOrCADカスタマーによる継続的な使用に向けてOrCADによって開発されています。EMAはすべてのOrCADプロダクトに向けてサポートとトレーニングを提供しています。 |
ベンダーのデザインフロー | 以前はExpertシリーズとして知られていたCadence Allegro 600シリーズで、ハイエンドの高速デザインを対象としています。 | 以前はStudioシリーズとして知られていたCadence Allegro 200シリーズで、小規模から中規模のデザインを対象としています。 | - |