インテルのみ表示可能 — GUID: mwh1410471128275
Ixiasoft
1.5.1. サポートされているデバイスとシグナリング
1.5.2. HSPICEシミュレーション・キットへのアクセス
1.5.3. HSPICEシミュレーションにおけるダブルカウント問題
1.5.4. HSPICE Writerツールのフロー
1.5.5. HSPICEシミュレーションの実行
1.5.6. 出力シミュレーションの結果の解釈
1.5.7. 入力シミュレーションの結果の解釈
1.5.8. 表形式のシミュレーション結果の表示および解釈
1.5.9. グラフ形式のシミュレーション結果の表示
1.5.10. HSPICEシミュレーションに基づいたデザインの調整
1.5.11. I/O HSPICEシミュレーション・デッキのサンプル入力
1.5.12. I/O HSPICEシミュレーション・デッキのサンプル出力
1.5.13. 高度なトピック
1.5.12.1. Header Comment
1.5.12.2. Simulation Conditions
1.5.12.3. Simulation Options
1.5.12.4. Constant Definition
1.5.12.5. I/O Buffer Netlist
1.5.12.6. Drive Strength
1.5.12.7. スルーレートと遅延チェーン
1.5.12.8. I/O Buffer Instantiation
1.5.12.9. Board and Trace Termination (ボードおよびトレース終端)
1.5.12.10. Double-Counting Compensation Circuitry (ダブルカウント補正回路)
1.5.12.11. Simulation Analysis
インテルのみ表示可能 — GUID: mwh1410471128275
Ixiasoft
1.5.10. HSPICEシミュレーションに基づいたデザインの調整
シミュレーション結果に基づいて、必要に応じてI/O割り当てやシミュレーション・パラメーターを調整することができます。 例えば、シミュレーション実行後、デスティネーション・バッファーでシミュレートされた信号にオーバシュートまたはリンギングが発生している場合、ドライブ強度のI/O割り当ての設定を低い値に調整することができます。HSPICEデッキを再生成し、シミュレーションを再度実行して、この変更により問題が解決されたかどうかを確認します。
図 16. AvanWaves Waveform Viewerで観察されるオーバーシュートの例
デスティネーションで不連続性をはじめとする異常が観察される場合、 インテル® Quartus® Prime Board Trace Modelのボードの記述を調整するか、生成されたHSPICEモデルファイルで終端スキームを変更するか、あるいは終端コンポーネントの値を調整します。これらの変更の実行後、必要に応じてHSPICEファイルを再生成し、シミュレーションを再度実行して、この調整により問題が解決されたかどうかを確認します。
図 17. AvanWaves Waveform Viewerで観察されるシグナル・インテグリティー異常の例
ボードレベルのシグナル・インテグリティーの詳細およびシンプルな変更でFPGAデザインを改善する方法については、 Intel Signal & Power Integrity Centerを参照してください。