インテルのみ表示可能 — GUID: mwh1410471166677
Ixiasoft
1.5.1. サポートされているデバイスとシグナリング
1.5.2. HSPICEシミュレーション・キットへのアクセス
1.5.3. HSPICEシミュレーションにおけるダブルカウント問題
1.5.4. HSPICE Writerツールのフロー
1.5.5. HSPICEシミュレーションの実行
1.5.6. 出力シミュレーションの結果の解釈
1.5.7. 入力シミュレーションの結果の解釈
1.5.8. 表形式のシミュレーション結果の表示および解釈
1.5.9. グラフ形式のシミュレーション結果の表示
1.5.10. HSPICEシミュレーションに基づいたデザインの調整
1.5.11. I/O HSPICEシミュレーション・デッキのサンプル入力
1.5.12. I/O HSPICEシミュレーション・デッキのサンプル出力
1.5.13. 高度なトピック
1.5.12.1. Header Comment
1.5.12.2. Simulation Conditions
1.5.12.3. Simulation Options
1.5.12.4. Constant Definition
1.5.12.5. I/O Buffer Netlist
1.5.12.6. Drive Strength
1.5.12.7. スルーレートと遅延チェーン
1.5.12.8. I/O Buffer Instantiation
1.5.12.9. Board and Trace Termination (ボードおよびトレース終端)
1.5.12.10. Double-Counting Compensation Circuitry (ダブルカウント補正回路)
1.5.12.11. Simulation Analysis
インテルのみ表示可能 — GUID: mwh1410471166677
Ixiasoft
4.5.1.1.4. FPGAシンボルの更新
デザインプロセスの進行に伴い、 インテル® Quartus® Prime開発ソフトウェアを使用してロジックを変更し、デザインを再コンパイル後に異なるピンに信号を配置し、 インテル® Quartus® Prime Pin Plannerを使用して手動で変更を実行する必要があります。ボードデザイン者は、このような変更を要求して、ボードの配線とレイアウトを改善することができます。信号をFPGA上の正しいピンに確実に接続するには、このような変更を回路図およびボード・レイアウト・ツールに適用する必要があります。 インテル® Quartus® Prime開発ソフトウェアで .pin を更新することで、このフローが容易になります。
図 21. デザインフローにおけるFPGAシンボルの更新
.pin を更新した後、Cadence Allegro PCB Librarian Part Developerツールを使用してシンボルを更新するには、次の手順を実行します。
- Fileメニューで、Import and Exportをクリックします。Import and Exportウィザードが表示されます。
- 実行するアクションのリストから、Import ECO - FPGAを選択します。Nextをクリックします。Select Sourceダイアログボックスが表示されます。
- FPGA割り当て情報の更新されたソースを選択します。Vendorリストから、Alteraを選択します。PnR Toolリストから、quartusIIを選択します。PR Fileフィールドのbrowseをクリックし、 インテル® Quartus® Primeプロジェクト・ディレクトリーの更新された.pinを指定します。Nextをクリックします。Select Destinationウィンドウが表示されます。
- 更新されたシンボルに向けてソース・コンポーネントとデスティネーション・セルを選択します。更新されたピンの割り当てデータに基づいて新しいコンポーネントを作成するには、Generate Custom Componentを選択します。Generate Custom Componentを選択すると、Specify Library and Cellネームヘッダーでリストされたセルが新しい分割されていないセルに置き換えられます。これらの変更は、Use standard component and select the existing library and cellを選択することで保持することができます。コンポーネントに向けたデスティネーション・ライブラリーを選択し、Nextをクリックします。Preview of Import Dataダイアログボックスが表示されます。
- シンボルに対して他の変更を実行します。Nextをクリックします。セルに実行した変更内容を要約するECOメッセージのリストが表示されます。変更を承認しセルを更新するには、Finishをクリックします。
- Cadence Allegro PCB Librarian Part Developerのメイン画面が表示されます。更新したシンボルは通常通り、Cadence Allegro PCB Librarian Part Developerのメイン画面から編集、分割、および生成することが可能です。
注: Cadence Allegro PCB Librarian Part DeveloperツールがPCB Librarian Expertライセンスファイルを指定するように設定されていない場合、Import and Exportコマンドを選択する際にPart Developerのメッセージ・テキスト・ウィンドウ下部に赤字でエラーメッセージが表示されます。PCB Librarian Expertライセンスを指定するには、FileメニューでChange Productをクリックし、正しいプロダクトライセンスを選択してください。
関連情報