インテルのみ表示可能 — GUID: mwh1410471139351
Ixiasoft
1.5.1. サポートされているデバイスとシグナリング
1.5.2. HSPICEシミュレーション・キットへのアクセス
1.5.3. HSPICEシミュレーションにおけるダブルカウント問題
1.5.4. HSPICE Writerツールのフロー
1.5.5. HSPICEシミュレーションの実行
1.5.6. 出力シミュレーションの結果の解釈
1.5.7. 入力シミュレーションの結果の解釈
1.5.8. 表形式のシミュレーション結果の表示および解釈
1.5.9. グラフ形式のシミュレーション結果の表示
1.5.10. HSPICEシミュレーションに基づいたデザインの調整
1.5.11. I/O HSPICEシミュレーション・デッキのサンプル入力
1.5.12. I/O HSPICEシミュレーション・デッキのサンプル出力
1.5.13. 高度なトピック
1.5.12.1. Header Comment
1.5.12.2. Simulation Conditions
1.5.12.3. Simulation Options
1.5.12.4. Constant Definition
1.5.12.5. I/O Buffer Netlist
1.5.12.6. Drive Strength
1.5.12.7. スルーレートと遅延チェーン
1.5.12.8. I/O Buffer Instantiation
1.5.12.9. Board and Trace Termination (ボードおよびトレース終端)
1.5.12.10. Double-Counting Compensation Circuitry (ダブルカウント補正回路)
1.5.12.11. Simulation Analysis
インテルのみ表示可能 — GUID: mwh1410471139351
Ixiasoft
1.5.13.3. I/O電圧のばらつき
電源電圧の推奨動作条件を確認するには、各FPGAファミリーのデータシートを参照してください。現行のFPGAファミリーの場合、推奨最大電圧は高速コーナーに対応し、推奨最小電圧は低速コーナーに対応します。このような推奨電圧はFPGAの電源ピンで規定されており、パッケージのIRドロップにより、I/Oバッファーで観察される電圧とは必ずしも同じではありません。
自動生成されたHSPICEシミュレーション・ファイルは、高いドライブ強度規格が使用されている場合、VCCPD電源の50-mV IRドロップを含めることで、このIR効果を悲観的にモデル化します。