インテルのみ表示可能 — GUID: mwh1410471168908
Ixiasoft
1.5.1. サポートされているデバイスとシグナリング
1.5.2. HSPICEシミュレーション・キットへのアクセス
1.5.3. HSPICEシミュレーションにおけるダブルカウント問題
1.5.4. HSPICE Writerツールのフロー
1.5.5. HSPICEシミュレーションの実行
1.5.6. 出力シミュレーションの結果の解釈
1.5.7. 入力シミュレーションの結果の解釈
1.5.8. 表形式のシミュレーション結果の表示および解釈
1.5.9. グラフ形式のシミュレーション結果の表示
1.5.10. HSPICEシミュレーションに基づいたデザインの調整
1.5.11. I/O HSPICEシミュレーション・デッキのサンプル入力
1.5.12. I/O HSPICEシミュレーション・デッキのサンプル出力
1.5.13. 高度なトピック
1.5.12.1. Header Comment
1.5.12.2. Simulation Conditions
1.5.12.3. Simulation Options
1.5.12.4. Constant Definition
1.5.12.5. I/O Buffer Netlist
1.5.12.6. Drive Strength
1.5.12.7. スルーレートと遅延チェーン
1.5.12.8. I/O Buffer Instantiation
1.5.12.9. Board and Trace Termination (ボードおよびトレース終端)
1.5.12.10. Double-Counting Compensation Circuitry (ダブルカウント補正回路)
1.5.12.11. Simulation Analysis
インテルのみ表示可能 — GUID: mwh1410471168908
Ixiasoft
4.6.3. 回路図シンボルの生成
これで、回路図でFPGAデザインを表現する新しいシンボルを作成できるようになりました。
回路図シンボルを生成するには、次の手順を実行します。
- Cadence Allegro Design Entry CISソフトウェアを起動します。
- ToolsメニューでGenerate Partをクリックします。Generate Partダイアログボックスが表示されます。
- インテル® Quartus® Primeデザインから.pinを指定するには、Netlist/source file typeフィールドでBrowseをクリックします。
- Netlist/source file typeリストからAltera Pin Fileを選択します。
- 新しいパート名を入力します。
- シンボルのDestination part libraryを指定します。パートに対して既存のライブラリーを選択しない場合、Cadence Allegro Design Entry CISプロジェクトの名前と一致するデフォルト名で新しいライブラリーが作成されます。
- このデザインの新しいシンボルを作成するには、Create new partを選択します。 インテル® Quartus® Prime開発ソフトウェアで.pinを更新し、既存のシンボルへ割り当ての変更を転送する場合は、Update pins on existing part in libraryを選択します。
- 他のオプションを選択し、Implementation typeを<none>に設定します。プリミティブ・ライブラリー・パートのシンボルは.pinのみに基づいており、特別な実装は必要ありません。OKをクリックします。
- Undo警告を確認し、Yesをクリックしてシンボルの生成を完了します。
生成されたシンボルは、選択したライブラリーまたはProject ManagerウィンドウのデザインのOutputsフォルダー内の新しいライブラリーに存在します。新しいシンボルのグラフィカル表現を表示、またはCadence Allegro Design Entry CISソフトウェアで使用可能なツールで手動で編集するには、新しいシンボル名をダブルクリックします。
注: Cadence Allegro Design Entry CISソフトウェアを使用したシンボルの作成および編集の詳細については、ソフトウェアのHelpを参照してください。