インテルのみ表示可能 — GUID: mwh1410471161385
Ixiasoft
インテルのみ表示可能 — GUID: mwh1410471161385
Ixiasoft
4.5.1. シンボルの作成
Cadence Allegro Design Entry HDLプロジェクトに向けたシンボルは、Cadence Allegro PCB Librarian Part Developerツールで作成可能です。このツールは、Cadence Allegro Project Managerツールで使用可能です。インテルは、Cadence Allegro Design Entry HDLソフトウェアへのFPGAデザインのインポートには、Cadence Allegro PCB Librarian Part Developerツールの使用をお勧めします。
Cadence Allegro PCB Librarian Part Developerツールを実行するには、CadenceのPCB Librarian Expertのライセンスを取得する必要があります。Cadence Allegro PCB Librarian Part Developerツールは、シンボルの作成、編集、分割、更新に向けて多くのオプションを持つGUIを提供します。Cadence Allegro PCB Librarian Part Developerツールを使用しない場合は、Cadence Allegro Design Entry HDLソフトウェアのSymbol Schematic Viewでシンボルを手動で作成および編集する必要があります。
FPGAデザインからシンボルを作成する前に、Cadence Allegro Design Entry HDLプロジェクトをCadence Allegro Project Managerツールで開く必要があります。既存のCadence Allegro Design Entry HDLプロジェクトがない場合は、Cadence Allegro Design Entry HDLソフトウェアで作成が可能です。<project name> .cpm という名称のCadence Allegro Design Entry HDLプロジェクト・ディレクトリーには、Cadence Allegro Design Entry HDLプロジェクトが含まれています。
Cadence Allegro PCB Librarian Part Developerツールではシンボル分割はスロットと呼ばれていますが、他のツールはシンボル分割には別の名称を使用しています。
Cadence Allegro PCB Librarian Part Developerツール | Cadence Allegro Design Entry HDLソフトウェア | Cadence Allegro Design Entry CISソフトウェア | |
---|---|---|---|
シンボル生成実行中 | スロット | - | セクション |
シンボル・スケマティックのインスタンス化実行中 | - | バージョン | パーツ |