インテルのみ表示可能 — GUID: mwh1410471180797
Ixiasoft
1.5.1. サポートされているデバイスとシグナリング
1.5.2. HSPICEシミュレーション・キットへのアクセス
1.5.3. HSPICEシミュレーションにおけるダブルカウント問題
1.5.4. HSPICE Writerツールのフロー
1.5.5. HSPICEシミュレーションの実行
1.5.6. 出力シミュレーションの結果の解釈
1.5.7. 入力シミュレーションの結果の解釈
1.5.8. 表形式のシミュレーション結果の表示および解釈
1.5.9. グラフ形式のシミュレーション結果の表示
1.5.10. HSPICEシミュレーションに基づいたデザインの調整
1.5.11. I/O HSPICEシミュレーション・デッキのサンプル入力
1.5.12. I/O HSPICEシミュレーション・デッキのサンプル出力
1.5.13. 高度なトピック
1.5.12.1. Header Comment
1.5.12.2. Simulation Conditions
1.5.12.3. Simulation Options
1.5.12.4. Constant Definition
1.5.12.5. I/O Buffer Netlist
1.5.12.6. Drive Strength
1.5.12.7. スルーレートと遅延チェーン
1.5.12.8. I/O Buffer Instantiation
1.5.12.9. Board and Trace Termination (ボードおよびトレース終端)
1.5.12.10. Double-Counting Compensation Circuitry (ダブルカウント補正回路)
1.5.12.11. Simulation Analysis
インテルのみ表示可能 — GUID: mwh1410471180797
Ixiasoft
2.3. コンパイルエラーと警告メッセージの確認
エラーや警告メッセージが表示されることなく、プロジェクトがコンパイルしない場合は、ピンアウトまたはPCB回路図でサインオフする前に、Compilerで特定された問題を解決する必要があります。エラーメッセージは多くの場合、デバイスリソースおよびIPの不正な使用またはサポートされていない使用を示します。
さらに、フィッティングとタイミング解析の警告をデザイン実装と相互参照する必要があります。理想的ではないピン配置が原因で、タイミングが制約されることがあります。フィッティングとタイミング解析の警告を回避するには、別の位置へのピンの再割り当てが可能であるかを調べる必要があります。それぞれの警告を確認し、その警告が意味するデザインへの影響を検討してください。