ガイドライン: アナログ入力に関するボードデザイン
アナログ/デジタル信号に対するクロストーク要件は、最大2GHzで-100dBです。アナログ入力信号とI/Oトレース、およびアナログ入力信号とFPGA I/Oの信号トレースの間に並列配線がないようにします。
- ADCは、スイッチ・コンデンサーの負荷を駆動回路に提供します。そのため、パッケージ、トレース、および寄生ドライバーを含む合計RC定数を42.4ns未満にする必要があります。これを考慮することにより、入力信号がサンプリング・フェーズ時に完全に安定するように保証します。
- 合計サンプリング・レートを下げる場合は、 0.45 ÷ FS > 10.62 × RC定数 として必要な整定時間を計算することができます。
- 合計RCマージンを増やすため、インテルでは、ドライバーのソース・インピーダンスを可能な限り低くすることを推奨しています。
- プリスケーラーではないチャネルの場合 — 1kΩ未満
- プリスケーラーのチャネルの場合 — 11Ω未満
注: 推奨ソース・インピーダンスに従わない場合は、全高調波歪み (THD)、信号対ノイズおよび歪み (SINAD)、微分非直線性 (DNL)、積分非直線性 (INL) などのパラメーターに影響する可能性があります。
トレースの配線
- 可能であれば、スイッチングするI/Oトレースは異なる層に配線します。
- 入力信号トレースのインピーダンスに関する要件はありません。ただし、入力トレースのDC抵抗は可能な限り低くする必要があります。
- REFGNDプレーンがない場合は、アナログ入力信号のトレースを可能な限りREFGNDに隣接するように配線します。
- REFGNDをADC入力信号のグランド・リファレンスとして使用します。
- プリスケーラーが有効になっている入力信号では、グランド・リファレンスをREFGNDに設定します。プリスケーラーが有効になっている入力信号のグランド・リファレンスを共通グランド (GND) に設定すると、パフォーマンスが低下します。
入力のロー・パス・フィルターの選択
- インテルでは、ロー・パス・フィルターを配置し、入力信号にエイリアシングされる高周波ノイズをフィルタリングすることを推奨しています。
- ロー・パス・フィルターは可能な限りアナログ入力信号付近に配置します。
- カットオフ周波数はアナログ入力の周波数に依存します。インテルでは、Fcutoff @ -3dBを少なくとも入力周波数の2倍にすることを推奨しています。
- ADCフロントエンドのボード・デザイン・シミュレーションに向けたADC入力のSPICEモデルは、インテルのウェブサイトからダウンロードすることができます。
ドライバー | ボード | パッケージ | ピンの静電容量 (pF) | RCフィルター | Fcutoff @ -3dB (MHz) | 合計RC定数 (ns) | 整定時間 (ns) | ||||
---|---|---|---|---|---|---|---|---|---|---|---|
R (Ω) | C (pF) | R (Ω) | C (pF) | R (Ω) | C (pF) | R (Ω) | C (pF) | ||||
5 | 2 | 5 | 17 | 3 | 5 | 6 | 60 | 550 | 4.82 | 42.34 | 42.4 |
10 | 2 | 5 | 17 | 3 | 5 | 6 | 50 | 580 | 5.49 | 41.48 | 42.4 |
図 8. パッシブ・ロー・パス・フィルター例
図 9. 一次アクティブ・ロー・パス・フィルター例次の図は一例です。n次のアクティブ・ロー・パス・フィルターをデザインすることができます。