次の制約は、アナログ/デジタル・コンバーター (ADC) ブロックを使用する場合に適用されます。
インテル® Quartus® Prime開発ソフトウェアは、物理ベースの規則を使用し、I/Oのドライブ強度に基づき特定のバンクで許容されるI/Oの数を定義します。これらの規則はノイズ計算に基づいており、I/Oの配置によるADCのパフォーマンスへの影響を正確に解析します。
物理ベースの規則は、以下のデバイスに対して、示されている インテル® Quartus® Prime開発ソフトウェアのバージョンから利用可能です。
- インテル® Quartus® Primeのバージョン14.1以降 — インテル® MAX® 10 10M04、10M08、10M40、10M50デバイス
- インテル® Quartus® Primeのバージョン15.0.1以降 — インテル® MAX® 10 10M02、10M16、10M25デバイス
デザインの見積もりに向けたジオメトリーベースの規則
インテルでは、次のジオメトリーベースの規則を使用し、ADCのパフォーマンスを保証することを強く推奨しています。これらのガイドラインは、利用可能なリソースを見積もり、物理ベースの規則を実装する インテル® Quartus® Prime開発ソフトウェアのバージョンからのその他の重大な警告を防ぐのに役立ちます。
表 6. ADCの使用に関連するジオメトリーベースのI/O制約次の表は、次の機能のいずれかをデザインで使用する場合の インテル® MAX® 10デバイスのパッケージごとのI/O制約を示しています。
- 専用のアナログ入力 (ANAIN1またはANAIN2)、または任意の兼用ADC I/OピンをADCチャネル入力として使用します。
- 内蔵の温度検知ダイオード (TSD) を使用します。
| パッケージ |
制約/ガイドライン |
| すべて |
ADCのサンプリング中はすべてのJTAG動作を無効にします。ADCのSINAD (信号対ノイズおよび歪み) は、JTAG動作時に保証されません。 |
| M153 U169 U324 F256 F484 F672 |
- バンク1A、1B — これらのバンクでGPIOピンは使用できません。
- バンク2、3、4、5、6、7 — これらのバンクに位置するGPIOピンは使用可能です。
- バンク8 — ドライブ強度に基づき、このバンクのGPIOピンの特定の割合を使用することができます。
- 例として、F484パッケージのバンク8で許可されるGPIOピンの割合を一覧にしています。表 7 を参照してください2。
- 低いドライブ強度 (8mA以下) と差動I/O規格を使用します。
- RESETまたはCONTROLなどの静的ピンを使用することができます。
注: バンク8のGPIOピンは、物理ベースの規則によって制約されます。 インテル® Quartus® Prime開発ソフトウェアは、I/Oの設定がI/Oの物理ベースの規則のいずれかに違反している場合、重大な警告を発行します。 表 7 の例は、参考として提供されています。
|
| E144 |
- バンク1A、1B、2、8 — これらのバンクでGPIOピンは使用できません。
- バンク4、6 — これらのバンクに位置するGPIOピンは使用可能です。
- バンク3、5、7 — ドライブ強度に基づき、このバンクのGPIOピンの特定の割合を使用することができます。
- 許可されるGPIOピンの割合については、表 8 を参照してください。
- 低いドライブ強度 (8mA以下) と差動I/O規格を使用します。
注: バンク3、5、7のGPIOピンは、物理ベースの規則によって制約されます。 インテル® Quartus® Prime開発ソフトウェアは、I/Oの設定がI/Oの物理ベースの規則のいずれかに違反している場合、重大な警告を発行します。 表 8 の例は、参考として提供されています。
|
表 7. インテル® MAX® 10 F484パッケージのバンク8におけるI/Oの使用制約次の表は、専用アナログ入力 (ANAIN1またはANAIN2)、または任意の兼用ADC I/OピンをADCチャネルとして使用する場合に、I/Oバンク8で使用可能なI/Oピンの割合を示しています。各グループのI/O規格の一覧については、 を参照してください。
| I/O規格 |
TX |
RX |
合計 |
使用可能な割合 (%) |
| グループ1 |
18 |
18 |
36 |
100 |
| グループ2 |
16 |
16 |
32 |
89 |
| グループ3 |
7 |
11 |
18 |
50 |
| グループ4 |
5 |
7 |
12 |
33 |
| グループ5 |
4 |
6 |
10 |
28 |
| グループ6 |
4 |
4 |
8 |
22 |
| グループ7 |
0 |
8 |
8 |
22 |
表 8. インテル® MAX® 10 E144パッケージのバンク3、5、7におけるI/Oの使用制約次の表は、専用アナログ入力 (ANAIN1またはANAIN2)、または任意の兼用ADC I/OピンをADCチャネル入力として使用する場合に、バンク3、5、7で使用可能なI/Oピンの割合を示しています。各グループのI/O規格の一覧については、 を参照してください。
| I/O規格 |
バンク3 |
バンク5 |
バンク7 |
デバイスの使用可能なI/Oの割合 (%) |
| TX |
RX |
使用可能な割合 (%) |
TX |
RX |
使用可能な割合（%） |
TX |
RX |
使用可能な割合 (%) |
| グループ1 |
7 |
8 |
88 |
6 |
6 |
100 |
4 |
3 |
100 |
54 |
| グループ2 |
7 |
8 |
88 |
6 |
6 |
100 |
4 |
3 |
100 |
54 |
| グループ3 |
4 |
5 |
50 |
6 |
6 |
100 |
2 |
0 |
29 |
45 |
| グループ4 |
3 |
4 |
39 |
5 |
5 |
83 |
0 |
0 |
0 |
39 |
| グループ5 |
2 |
3 |
28 |
5 |
5 |
83 |
0 |
0 |
0 |
37 |
| グループ6 |
1 |
2 |
17 |
5 |
5 |
83 |
0 |
0 |
0 |
35 |
| グループ7 |
0 |
0 |
0 |
5 |
5 |
83 |
0 |
0 |
0 |
32 |
表 9. ドライブ強度に応じて分類されるI/O規格グループ
| I/O規格グループ |
I/O規格名およびドライブ強度 |
| グループ1 |
- 2.5V LVDS
- 2.5V RSDS
- BLVDS (4mA)
- SLVS (4mA)
|
| グループ2 |
- BLVDS (8mA)
- SLVS (8mA)
- Sub-LVDS (8mA)
- 1.8V、1.5V、1.2V HSTL Class I (8mA)
- SSTL-15 (34Ωまたは40Ω)
- SSTL-135 (34Ωまたは40Ω)
- HSUL-12 (34Ωまたは40Ω)
- SSTL-2 Class I (8mA)
- SSTL-18 Class I (8mA)
- SSTL-15 Class I (8mA)
- 2.5V、1.8V LVTTL (4mA)
- 2.5V、1.8V、1.5V、1.2V LVCMOS (4mA)
- 1.8V LVTTL (2mA)
- 1.8V、1.5V、1.2V LVCMOS (2mA)
|
| グループ3 |
- BLVDS (12mA)
- SLVS (12mA)
- Sub-LVDS (12mA)
- SSTL-2 Class I (10mAまたは12mA)
- SSTL-18 Class I (10mAまたは12mA)
- SSTL-15 Class I (10mAまたは12mA)
- 1.8V、1.5V、1.2V HSTL Class I (10mAまたは12mA)
- SSTL-2 (50Ω)
- SSTL-18 (50Ω)
- SSTL-15 (50Ω)
- 1.8V、1.5V、1.2V HSTL (50Ω)
- HSUL-12 (48Ω)
- 2.5V、1.8V LVTTL (50Ω)
- 2.5V、1.8V、1.5V、1.2V LVCMOS (50Ω)
- 1.8V LVTTL (6mAまたは8mA)
- 1.8V、1.5V、1.2V LVCMOS (6mAまたは8mA)
- 1.0V LVCMOS
- 3.0V LVTTL (4mA)
- 3.0V LVCMOS (4mA)
|
| グループ4 |
- SSTL-18 Class II (12mA)
- 3.0V LVTTL (50Ω)
- 3.0V LVCMOS (50Ω)
- 2.5V LVTTL (8mA)
- 2.5V LVCMOS (8mA)
- 1.8V LVTTL (10mAまたは12mA)
- 1.8V、1.5V、1.2V LVCMOS (10mAまたは12mA)
- 3.3V LVCMOS (2mA)
|
| グループ5 |
- SSTL-2 Class II (16mA)
- SSTL-18 Class II (16mA)
- SSTL-15 Class II (16mA)
- 1.8V、1.5V HSTL Class II (16mA)
- 1.2V HSTL Class II (14mA)
- SSTL-18 (25Ω)
- SSTL-15 (25Ω)
- SSTL-2 (25Ω)
- 1.8V、1.5V、1.2V HSTL (25Ω)
- 2.5V、1.8V LVTTL (25Ω)
- 2.5V、1.8V、1.5V、1.2V LVCMOS (25Ω)
- 1.8V LVTTL (16mA)
- 1.8V、1.5V LVCMOS (16mA)
- 2.5V LVCMOS (12mA)
- 2.5V LVTTL (12mA)
- 3.0V LVCMOS (8mA)
- 3.0V LVTTL (8mA)
- 3.3V LVTTL (4mAまたは8 mA)
|
| グループ6 |
- 2.5V LVTTL (16mA)
- 2.5V LVCMOS (16mA)
- 3.0V LVTTL (12mA)
- 3.0V LVCMOS (12mA)
- 3.0V LVTTL (25Ω)
- 3.0V LVCMOS (25Ω)
|
| グループ7 |
- 3.0V LVTTL (16mA)
- 3.0V LVCMOS (16mA)
|