| 2017年12月 |
2017.12.15 |
- I/O制約に関するガイドラインの項で説明を更新し、より明確になるようにしました。
- E144パッケージのクロックとデータ入力信号に関するガイドラインの項を更新し、より明確になるようにしました。
- ADCのI/O制約に関するガイドラインの項を更新し、ガイドラインはジオメトリーベースの規則であり、デザインの見積もり目的に使用されることを明確にしました。
- LVTTL/LVCMOS入力バッファーのクランプダイオードを有効にするガイドラインの項を更新し、より明確になるようにしました。
|
| 2017年3月 |
2017.03.02 |
データ入力ピンに関するガイドラインに注記を追加し、隣接するピンがトグル出力として動作する場合は、入力ピンへの信号を1.5V/ns以上の速度にする必要があることを指定しました。 |
| 2017年2月 |
2017.02.21 |
商標をインテルに変更しました。 |
| 2015年11 月 |
2015.11.02 |
- ガイドライン: クロックと非同期制御入力信号で、入力クロック信号をフルのレール電圧でインスタンス化することに関する推奨事項を追加しました。
- ガイドライン: インテル® MAX® 10 E144パッケージのクロックおよびデータ入力信号の項を新しく追加しました。
- ガイドライン: I/Oの制約規則で、I/Oバンク内で特定のI/O規格に許容されるI/Oピンの最大割合の表の説明を更新しました。
- 表記をQuartus IIからQuartus Primeに変更しました。
|
| 2015年6月 |
2015.06.11 |
- 終端されないI/O規格をPLLへの入力クロック信号と同じバンクで使用しないことに関する推奨事項を追加しました。
- アナログ入力に関するボードデザインのガイドラインを更新しました。
- ADCのI/O制約に関するガイドラインの項を更新しました。
|
| 2015年5月 |
2015.05.04 |
- 電圧リファレンスのI/O規格に関するガイドラインを更新し、電圧リファレンスのI/O規格をサポートしないデバイスパッケージのリストを追加しました。
- I/Oの制約規則に関する項を更新し、差動パッドの配置規則に関する説明を削除しました。
- 外部メモリー・インターフェイスのI/O制約に関する項を更新し、x24のメモリー・インターフェイス幅をF484パッケージに追加しました。
- しきい値でのトリガー機能が今後の インテル® Quartus® Prime開発ソフトウェアのバージョンで利用可能になるという記述を削除しました。この機能は現在、ソフトウェアのバージョン15.0から利用可能です。
- RC定数とフィルター値、およびフィルターデザイン例の図を更新し、例における値のソースを明確にしました。
- ADCピンのRLCフィルターのデザインに関してインテルに問い合わせることを促す注記を削除しました。
- DDR2、DDR3、およびLPDDR2のボードデザイン要件に関するガイドラインを更新し、より明確になるようにしました。
|
| 2014年12月 |
2014.12.15 |
初版 |