インテルのみ表示可能 — GUID: sam1399456415954
Ixiasoft
定義
SSNの理解
ガイドライン: クロックと非同期制御入力信号
ガイドライン: データ入力ピン
ガイドライン: インテル® MAX® 10 E144パッケージのクロックおよびデータ入力信号
ガイドライン: I/Oの制約規則
ガイドライン: 1.0VのI/Oピンの配置制約
ガイドライン: アナログ/デジタル・コンバーターのI/O制約
ガイドライン: 電圧リファレンスのI/O規格に関する制約
ガイドライン: LVDSのI/O制約規則に対する準拠
ガイドライン: LVTTL/LVCMOS入力バッファーに対するクランプダイオードの有効化
ガイドライン: 外部メモリー・インターフェイスのI/Oに関する制約
ガイドライン: ADCグランドプレーンの接続
ガイドライン: ADCリファレンス電圧ピンに関するボードデザイン
ガイドライン: アナログ入力に関するボードデザイン
ガイドライン: 電源ピンとADCグランド (REFGND) に関するボードデザイン
ガイドライン: DDR2、DDR3、およびLPDDR2に対する インテル® MAX® 10のボードデザイン要件
インテル® MAX® 10 FPGAシグナル・インテグリティー・デザイン・ガイドラインの改訂履歴
インテルのみ表示可能 — GUID: sam1399456415954
Ixiasoft
ガイドライン: ADCリファレンス電圧ピンに関するボードデザイン
アナログ/デジタル信号に対するクロストーク要件は、最大2GHzで-100dBです。アナログ入力信号とI/Oトレースの間に並列配線はありません。VREFトレースは可能な限りREFGNDに隣接するように配線します。
REFGNDプレーンが不可能な場合は、アナログ入力信号を可能な限りREFGNDに隣接するように配線します。
各 インテル® MAX® 10デバイスには1つのADCリファレンス電圧ピンがあります。このピンはREFGNDをグランド・リファレンスとして使用します。トレースの抵抗は0.8Ω未満に保ちます。
図 7. リファレンス電圧ピンにおけるRCフィルターのデザイン例RCフィルターは可能な限りアナログ入力ピン付近に配置します。