AN 114：インテル® プログラマブル・デバイス・パッケージのボード・デザイン・ガイドライン

ダウンロード PDF
ID 683481
日付 10/09/2018
Public
ドキュメント目次
ドキュメント目次 x
1. AN 114 : インテル® プログラマブル・デバイス・パッケージのボード・デザイン・ガイドライン
1. AN 114 : インテル® プログラマブル・デバイス・パッケージのボード・デザイン・ガイドライン x
1.1. BGAパッケージの概要 1.2. PCBレイアウト用語 1.3. 高集積BGAパッケージのPCBレイアウト 1.4. AN 114 : インテル・プログラマブル・デバイス・パッケージのボード・デザイン・ガイドラインの文書改訂履歴
1.2. PCBレイアウト用語 x
1.2.1. エスケープ・ルーティング 1.2.2. マルチレイヤーPCB 1.2.3. ビア 1.2.4. ビア・キャプチャ・パッド 1.2.5. 表面ランドパッド 1.2.6. ストリンガー
1.2.5. 表面ランドパッド x
1.2.5.1. 非はんだマスク定義パッド 1.2.5.2. はんだマスク定義パッド
1.3. 高集積BGAパッケージのPCBレイアウト x
1.3.1. 表面ランドパッドの寸法 1.3.2. ビア・キャプチャ・パッドのレイアウトと寸法 1.3.3. 信号ラインのスペースおよびトレース幅 1.3.4. PCBレイヤー数
1.3.4. PCBレイヤー数 x
1.3.4.1. 1.00 mmフリップチップBGAおよび0.80 mm UBGA（BT基板) のPCBレイアウト例 1.3.4.2. 0.5 mm 484ピンMBGA用6レイヤーのPCB配線方法例 1.3.4.3. 0.5 mm 383ピンMBGA用3レイヤーのPCB配線方法例 1.3.4.4. 0.5 mm 301ピンMBGA用2レイヤーのPCB配線方法例 1.3.4.5. 0.5 mm 153ピンMBGA用2レイヤーのPCB配線方法例 1.3.4.6. 0.5 mm 144ピンMBGA用4レイヤーのPCB配線方法例 1.3.4.7. 0.5 mm 256ピンおよび100ピンMBGA用2レイヤーのPCB配線方法例 1.3.4.8. 0.4 mm 81ピンVBGA (別名WLCSP) 用4レイヤーのPCB配線方法例 1.3.4.9. 0.5 mm 68ピンMBGA用2レイヤーのPCB配線方法例 1.3.4.10. 0.4 mm 36ピンVBGA (別名WLCSP) 用2レイヤーのPCB配線方法例 1.3.4.11. 0.8 mm 324ピンUBGA用3レイヤーのPCB配線方法例 1.3.4.12. 0.8 mm 169ピンUBGA用3レイヤーのPCB配線方法例
1. AN 114 : インテル® プログラマブル・デバイス・パッケージのボード・デザイン・ガイドライン

1.2.3. ビア

ビア、またはメッキ・スルー・ホールは、マルチレイヤーPCBで使用され、あるレイヤーから別のレイヤーへ信号を転送します。ビアは、マルチレイヤーPCBにドリルで開けられた実際の穴で、各PCBレイヤー間を電気的に接続します。すべてのビアはレイヤー間の接続のみに使用され、デバイスのリードやその他の補強材がビアに挿入されることはありません。

次の表に示すのは、ビア寸法の定義に使用される用語です。

表 1.  ビア寸法の用語
用語 詳細
アスペクト比 メッキ済みビアの直径に対するビアの長さまたは深さの比率を指します。
ドリル穴径 ボードにドリルで開けられた実際のビアホールの直径を指します。
仕上げ後のビア直径 メッキ完了後のビアホールの直径を指します。

次の表に示す3種類のビアは、PCBで一般的に使用されます。

表 2.  ビアの種類
タイプ 詳細
スルービア PCBの最上位レイヤーと最下位レイヤーとの相互接続。内部PCBレイヤーへの相互接続も提供します。
ブラインドビア 最上位レイヤーまたは最下位レイヤーとPCB内部レイヤーとの相互接続。
エンベデッド・ビア 任意数の内部PCBレイヤー間を相互接続。

次の図で示すのは、3つのビアタイプすべてです。

図 1. ビアの種類

ブラインドビアとスルービアは、エンベデッド・ビアよりも頻繁に使用されます。ブラインドビアはスルービアよりもコストが高くなりますが、信号トレースをブラインドビアの下に配線すると全体のコストが削減され、必要なPCBレイヤー数が少なくなります。一方、スルービアでは、信号を下位レイヤーに配線することができないため、必要なPCBレイヤー数と全体的なコストが増加する可能性があります。

レベル 2 の表題