AN 114：インテル® プログラマブル・デバイス・パッケージのボード・デザイン・ガイドライン

ダウンロード PDF
ID 683481
日付 10/09/2018
Public
ドキュメント目次
ドキュメント目次 x
1. AN 114 : インテル® プログラマブル・デバイス・パッケージのボード・デザイン・ガイドライン
1. AN 114 : インテル® プログラマブル・デバイス・パッケージのボード・デザイン・ガイドライン x
1.1. BGAパッケージの概要 1.2. PCBレイアウト用語 1.3. 高集積BGAパッケージのPCBレイアウト 1.4. AN 114 : インテル・プログラマブル・デバイス・パッケージのボード・デザイン・ガイドラインの文書改訂履歴
1.2. PCBレイアウト用語 x
1.2.1. エスケープ・ルーティング 1.2.2. マルチレイヤーPCB 1.2.3. ビア 1.2.4. ビア・キャプチャ・パッド 1.2.5. 表面ランドパッド 1.2.6. ストリンガー
1.2.5. 表面ランドパッド x
1.2.5.1. 非はんだマスク定義パッド 1.2.5.2. はんだマスク定義パッド
1.3. 高集積BGAパッケージのPCBレイアウト x
1.3.1. 表面ランドパッドの寸法 1.3.2. ビア・キャプチャ・パッドのレイアウトと寸法 1.3.3. 信号ラインのスペースおよびトレース幅 1.3.4. PCBレイヤー数
1.3.4. PCBレイヤー数 x
1.3.4.1. 1.00 mmフリップチップBGAおよび0.80 mm UBGA（BT基板) のPCBレイアウト例 1.3.4.2. 0.5 mm 484ピンMBGA用6レイヤーのPCB配線方法例 1.3.4.3. 0.5 mm 383ピンMBGA用3レイヤーのPCB配線方法例 1.3.4.4. 0.5 mm 301ピンMBGA用2レイヤーのPCB配線方法例 1.3.4.5. 0.5 mm 153ピンMBGA用2レイヤーのPCB配線方法例 1.3.4.6. 0.5 mm 144ピンMBGA用4レイヤーのPCB配線方法例 1.3.4.7. 0.5 mm 256ピンおよび100ピンMBGA用2レイヤーのPCB配線方法例 1.3.4.8. 0.4 mm 81ピンVBGA (別名WLCSP) 用4レイヤーのPCB配線方法例 1.3.4.9. 0.5 mm 68ピンMBGA用2レイヤーのPCB配線方法例 1.3.4.10. 0.4 mm 36ピンVBGA (別名WLCSP) 用2レイヤーのPCB配線方法例 1.3.4.11. 0.8 mm 324ピンUBGA用3レイヤーのPCB配線方法例 1.3.4.12. 0.8 mm 169ピンUBGA用3レイヤーのPCB配線方法例
1. AN 114 : インテル® プログラマブル・デバイス・パッケージのボード・デザイン・ガイドライン

1.4. AN 114 : インテル・プログラマブル・デバイス・パッケージのボード・デザイン・ガイドラインの文書改訂履歴

ドキュメント・バージョン 変更内容
2018.10.09
  • インテル® Stratix® 10の情報を削除しました。 インテル® Stratix® 10パッケージおよびそれ以降の詳細については、それぞれ個別のManufacturing Advantage Services (MAS) Guidelines文書を参照してください。
  • SMDおよびNSMDパッドの推奨パッドサイズ表を更新して、0.80 mm UBGA (フリップチップ) 情報を含めました。
2018.03.01
  • 商標をインテルに変更しました。
  • このドキュメントの名前をBoard Design Guidelines for Intel Programmable Device Packagesに変更しました。
  • 「SMDおよびNSMDパッドの推奨パッドサイズ」の表の0.50 mm MBGAのBGAパッド開孔部 (A) のサイズを0.40 mmから0.30 mmに修正しました。
日付 バージョン 変更内容
2017年2月 2017.02.24
  • 0.8 mm 169ピンUBGA用3レイヤーのPCB配線方法例の項を追加しました。
  • 0.8 mm 324ピンUBGA用3レイヤーのPCB配線方法例の項を追加しました。
  • NF43、UF50、およびHF55パッケージ用推奨Stratix 10ステンシルデザインの図を更新しました。
  • 表面ランドパッドの寸法の項に編集上の修正を行いました。
  • ビア・キャプチャ・パッドのレイアウトおよび寸法の項に編集上の修正を行いました。
  • 推奨Stratix 10パッドパターン (PCB側) の項に編集上の修正を行いました。
  • テキストのマイナーな編集を行いました。
2016年11月 2016.11.23
  • 推奨Stratix 10パッドパターン (PCB側) の項を追加しました。
  • Stratix 10 PCB製造上の推奨事項の項を追加しました。
  • 0.5 mm 301ピンMBGA用2レイヤーのPCB配線方法例の項を追加しました。
  • 0.5 mm 383ピンMBGA用3レイヤーのPCB配線方法例の項を追加しました。
  • 0.5 mm 484ピンMBGA用6レイヤーのPCB配線方法例の項を追加しました。
  • Stratix 10デバイスのNSMDおよびSMDパッドの図を追加しました。
  • Stratix 10デバイスの推奨パッドサイズの表を追加して、Stratix 10デバイスの1.00 mm (フリップチップ) を含めました。
2014年12月 2014.12.15
  • WLCSPの推奨パッドサイズの表を追加しました。
  • 0.5 mm MBGAランドパッド用ビアレイアウトの計算式の表を追加しました。
  • 0.5 mm VBGAランドパッド用ビアレイアウトの計算式の表を追加しました。
  • 0.50 mm MBGAのPCBベンダーの仕様の表を追加しました。
  • 0.40 mm VBGAのPCBベンダーの仕様の表を追加しました。
  • 0.50 mm MBGA NSMDランドパッドに使用可能なビアおよび配線スペースの図を追加しました。
  • 0.5 mm MBGAランドパッド用ビア・キャプチャ・パッドの配線の図を追加しました。
  • 0.4 mm VBGAランドパッド用ビア・キャプチャ・パッドの配線の図を追加しました。
  • 0.50 mm MBGA用標準ビア・キャプチャ・パッド・サイズの図を追加しました。
  • 0.40 mm VBGA用標準ビア・キャプチャ・パッド・サイズの図を追加しました。
  • 0.5 mmMBGA用シングルトレースのエスケープ・ルーティングの図を追加しました。
  • 0.80 mm UBGA (BT基板) NSMDランドパッドに使用可能なビアおよび配線スペースの図を更新しました。
2014年9月 5.3
  • mm単位の寸法をそれぞれの図に追加しました。
  • 0.80 mm UBGA (BT基板) のPCBメーカーの仕様を更新しました。
  • 0.5 mm 153ピンMBGA用2レイヤーのPCB配線方法例を追加しました。
  • 0.4mm 81ピンVBGA用4レイヤーのPCB配線方法例を追加しました。
  • 0.4mm 36ピンVBGA用2レイヤーのPCB配線方法例を追加しました。
2014年1月 5.2 0.80 mm UBGA (BT基板) パッケージを追加しました。
2007年12月 5.1 追加例を15ページの「PCBレイヤー数」に追加しました。
2007年5月 5.0
  • 表3を更新して、0.5mm MBGA用パッドの推奨事項を含めました。
  • 表6を更新して、最新のPCBベンダーのケイパビリティーを反映しました。
  • MBGAアップデートを15ページの「PCBレイヤー数」の項に追加しました。
  • 図16および17を追加しました。
2006年2月 4.0 ドキュメント名をDesigning With High-Density BGA Packages for Altera DevicesからDesigning With FineLine BGA Packages for APEX, FLEX, ACEX, MAX 7000 & MAX 3000 Devicesに変更しました。
レベル 2 の表題