インテルのみ表示可能 — GUID: wtw1413776162374
Ixiasoft
1.3.4.1. 1.00 mmフリップチップBGAおよび0.80 mm UBGA（BT基板) のPCBレイアウト例
1.3.4.2. 0.5 mm 484ピンMBGA用6レイヤーのPCB配線方法例
1.3.4.3. 0.5 mm 383ピンMBGA用3レイヤーのPCB配線方法例
1.3.4.4. 0.5 mm 301ピンMBGA用2レイヤーのPCB配線方法例
1.3.4.5. 0.5 mm 153ピンMBGA用2レイヤーのPCB配線方法例
1.3.4.6. 0.5 mm 144ピンMBGA用4レイヤーのPCB配線方法例
1.3.4.7. 0.5 mm 256ピンおよび100ピンMBGA用2レイヤーのPCB配線方法例
1.3.4.8. 0.4 mm 81ピンVBGA (別名WLCSP) 用4レイヤーのPCB配線方法例
1.3.4.9. 0.5 mm 68ピンMBGA用2レイヤーのPCB配線方法例
1.3.4.10. 0.4 mm 36ピンVBGA (別名WLCSP) 用2レイヤーのPCB配線方法例
1.3.4.11. 0.8 mm 324ピンUBGA用3レイヤーのPCB配線方法例
1.3.4.12. 0.8 mm 169ピンUBGA用3レイヤーのPCB配線方法例
インテルのみ表示可能 — GUID: wtw1413776162374
Ixiasoft
1. AN 114 : インテル® プログラマブル・デバイス・パッケージのボード・デザイン・ガイドライン
| 更新対象: |
|---|
| この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ずこの翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
プログラマブル・ロジック・デバイス (PLD) の集積度とI/Oピン数の増加に伴って、小型パッケージと多様なパッケージオプションの需要が増え続けています。ボールグリッド・アレイ (BGA) パッケージは、I/O接続部分がデバイス内部にあり、ピン数とボード面積の比率が向上するため、理想的なソリューションです。標準BGAパッケージは、接続部分を2個から8個多く含むクワッド・フラット・パック (QFP) パッケージです。さらに、BGAはんだボールはQFPリードよりも強度がかなり高いため、手荒な取り扱いにも耐えうる堅牢なパッケージになっています。
このアプリケーション・ノートで提供している推奨PCBデザイン・ガイドラインの対象は、インテル・プログラマブル・デバイス用のより複雑なパッケージオプションの一部ですが、 インテル® Stratix® 10デバイスとそれ以降は除きます。
注: インテル® Stratix® 10デバイスパッケージ以降に関する詳細については、それぞれ個別のManufacturing Advantage Services (MAS) Guidelines文書を参照してください。
Enpirionの電源ソリューション製品については、PCBガイドラインおよびGERBERファイルが各デバイスにあり、各Enpirionデータシートに記載されている情報と共に使用できます。