AN 114：インテル® プログラマブル・デバイス・パッケージのボード・デザイン・ガイドライン

ダウンロード PDF
ID 683481
日付 10/09/2018
Public
ドキュメント目次
ドキュメント目次 x
1. AN 114 : インテル® プログラマブル・デバイス・パッケージのボード・デザイン・ガイドライン
1. AN 114 : インテル® プログラマブル・デバイス・パッケージのボード・デザイン・ガイドライン x
1.1. BGAパッケージの概要 1.2. PCBレイアウト用語 1.3. 高集積BGAパッケージのPCBレイアウト 1.4. AN 114 : インテル・プログラマブル・デバイス・パッケージのボード・デザイン・ガイドラインの文書改訂履歴
1.2. PCBレイアウト用語 x
1.2.1. エスケープ・ルーティング 1.2.2. マルチレイヤーPCB 1.2.3. ビア 1.2.4. ビア・キャプチャ・パッド 1.2.5. 表面ランドパッド 1.2.6. ストリンガー
1.2.5. 表面ランドパッド x
1.2.5.1. 非はんだマスク定義パッド 1.2.5.2. はんだマスク定義パッド
1.3. 高集積BGAパッケージのPCBレイアウト x
1.3.1. 表面ランドパッドの寸法 1.3.2. ビア・キャプチャ・パッドのレイアウトと寸法 1.3.3. 信号ラインのスペースおよびトレース幅 1.3.4. PCBレイヤー数
1.3.4. PCBレイヤー数 x
1.3.4.1. 1.00 mmフリップチップBGAおよび0.80 mm UBGA（BT基板) のPCBレイアウト例 1.3.4.2. 0.5 mm 484ピンMBGA用6レイヤーのPCB配線方法例 1.3.4.3. 0.5 mm 383ピンMBGA用3レイヤーのPCB配線方法例 1.3.4.4. 0.5 mm 301ピンMBGA用2レイヤーのPCB配線方法例 1.3.4.5. 0.5 mm 153ピンMBGA用2レイヤーのPCB配線方法例 1.3.4.6. 0.5 mm 144ピンMBGA用4レイヤーのPCB配線方法例 1.3.4.7. 0.5 mm 256ピンおよび100ピンMBGA用2レイヤーのPCB配線方法例 1.3.4.8. 0.4 mm 81ピンVBGA (別名WLCSP) 用4レイヤーのPCB配線方法例 1.3.4.9. 0.5 mm 68ピンMBGA用2レイヤーのPCB配線方法例 1.3.4.10. 0.4 mm 36ピンVBGA (別名WLCSP) 用2レイヤーのPCB配線方法例 1.3.4.11. 0.8 mm 324ピンUBGA用3レイヤーのPCB配線方法例 1.3.4.12. 0.8 mm 169ピンUBGA用3レイヤーのPCB配線方法例
1. AN 114 : インテル® プログラマブル・デバイス・パッケージのボード・デザイン・ガイドライン

1.3.1. 表面ランドパッドの寸法

インテルで行ってきた広範囲にわたるモデリング・シミュレーションと実験的研究により、PCB上の最適なランドパッドのデザインを決定することで、はんだ接合部の疲労寿命が最長になります。この研究結果によって示されている通り、パッドデザインによってバランスのとれた応力がはんだ接合部に提供されたときに、最良のはんだ接合部の信頼性が得られます。SMDパッドをPCB上で使用する場合は、表面ランドパッドのサイズをBGAパッドと同じにして、はんだ接合部の応力をバランスのとれたものにしてください。非はんだマスク定義パッドをPCBに使用する場合は、ランドパッドのサイズをBGAパッドより約15％小さくして、はんだ接合部の応力をバランスのとれたものにしてください。

図 5. BGAパッドの寸法

次の表に示すのは、SMDおよびNSMDのランドパターンに推奨されるパッドサイズです。パッドサイズが小さいとビアとトレース配線の間隔が広くなるので、高集積の基板レイアウトにはNSMDパッドを使用してください。

表 3.  SMDおよびNSMDパッドの推奨パッドサイズ
BGAパッドのピッチ BGAパッドの開孔部 (A) (mm) (標準値) 推奨SMDパッドサイズ (mm) 推奨NSMDパッドサイズ (mm) 1
1.27 mm (プラスチック・ボール・グリッド・アレイ (PBGA)) 0.60 0.60 0.51
1.27 mm (スーパー・ボール・グリッド・アレイ (SBGA)) 0.60 0.60 0.51
1.27 mm (テープ・ボール・グリッド・アレイ (TBGA)) 0.60 0.60 0.51
1.27 mm (フリップチップ) 2 0.65 0.65 0.55
1.00 mm (ワイヤーボンド) 2 0.45 0.45 0.38
1.00 mm (フリップチップ)2、 3 0.55 0.55 0.47
1.00 mm (フリップチップ) 2 APEX 20KE 0.60 0.60 0.51
0.80 mm UBGA (ワイヤーボンド) 0.40 0.40 0.34
0.80 mm UBGA (EPC16U88) 0.40 0.40 0.34
0.80 mm UBGA (フリップチップ) 0.425 0.425 0.36
0.80 mm UBGA (フリップチップ) 0.45 0.45 0.38
0.50 mm MBGA 0.30 0.27 0.26
注: インテル® Stratix® 10デバイスパッケージ以降に関する詳細については、それぞれのManufacturing Advantage Services (MAS) Guidelines文書を参照してください。

次の表に示すPCBデザイン・ガイドラインは、VBGA (別名WLCSP) 0.4 mmボールピッチ用です。

表 4.  VBGA用推奨パッドサイズ (別名WLCSP)
BGAパッドのピッチ PCB CuパッドサイズNSMD (mm) ソルダーマスク開孔部NSMD (mm) PCB CuパッドサイズSMD (mm) ソルダーマスク開孔部SMD (mm)
0.4 mm VBGA (別名WLCSP) 0.22 0.32 0.32 0.22

次の図で示すのは、NSMDランドパッドを使用した場合の1.00 mm、0.80 mm、および0.50 mmピッチのパッケージで使用可能なビアと配線スペースです。

図 6. 1.00 mmフリップチップBGAのNSMDランドパッドに使用可能なビアおよび配線スペースこれは インテル® Stratix® 10デバイスには適用されません。
図 7. 0.80 mm UBGA (BT基板) NSMDランドパッドに使用可能なビアおよび配線スペース
図 8. 0.50 mm MBGA NSMDランドパッドに使用可能なビアおよび配線スペース
関連情報
1 ステンシル開孔部の推奨事項 - インテルでは、NSMDパッドサイズをステンシルの最小開孔部として使用することをお勧めします。この表に基づく各BGAパッケージのSMDパッドサイズを超えないようにしてください。
2 Intel® Device Package Information Datasheetでは、フリップチップ技術を使用したFineline BGAパッケージは "Thermally Enhanced FineLine BGA" 、ワイヤーボンド・パッケージは "Non-Thermally Enhanced FineLine BGA" と記載されています。
3 これは インテル® Stratix® 10デバイスには適用されません。
レベル 2 の表題