AN 114：インテル® プログラマブル・デバイス・パッケージのボード・デザイン・ガイドライン

ダウンロード PDF
ID 683481
日付 10/09/2018
Public
ドキュメント目次
ドキュメント目次 x
1. AN 114 : インテル® プログラマブル・デバイス・パッケージのボード・デザイン・ガイドライン
1. AN 114 : インテル® プログラマブル・デバイス・パッケージのボード・デザイン・ガイドライン x
1.1. BGAパッケージの概要 1.2. PCBレイアウト用語 1.3. 高集積BGAパッケージのPCBレイアウト 1.4. AN 114 : インテル・プログラマブル・デバイス・パッケージのボード・デザイン・ガイドラインの文書改訂履歴
1.2. PCBレイアウト用語 x
1.2.1. エスケープ・ルーティング 1.2.2. マルチレイヤーPCB 1.2.3. ビア 1.2.4. ビア・キャプチャ・パッド 1.2.5. 表面ランドパッド 1.2.6. ストリンガー
1.2.5. 表面ランドパッド x
1.2.5.1. 非はんだマスク定義パッド 1.2.5.2. はんだマスク定義パッド
1.3. 高集積BGAパッケージのPCBレイアウト x
1.3.1. 表面ランドパッドの寸法 1.3.2. ビア・キャプチャ・パッドのレイアウトと寸法 1.3.3. 信号ラインのスペースおよびトレース幅 1.3.4. PCBレイヤー数
1.3.4. PCBレイヤー数 x
1.3.4.1. 1.00 mmフリップチップBGAおよび0.80 mm UBGA（BT基板) のPCBレイアウト例 1.3.4.2. 0.5 mm 484ピンMBGA用6レイヤーのPCB配線方法例 1.3.4.3. 0.5 mm 383ピンMBGA用3レイヤーのPCB配線方法例 1.3.4.4. 0.5 mm 301ピンMBGA用2レイヤーのPCB配線方法例 1.3.4.5. 0.5 mm 153ピンMBGA用2レイヤーのPCB配線方法例 1.3.4.6. 0.5 mm 144ピンMBGA用4レイヤーのPCB配線方法例 1.3.4.7. 0.5 mm 256ピンおよび100ピンMBGA用2レイヤーのPCB配線方法例 1.3.4.8. 0.4 mm 81ピンVBGA (別名WLCSP) 用4レイヤーのPCB配線方法例 1.3.4.9. 0.5 mm 68ピンMBGA用2レイヤーのPCB配線方法例 1.3.4.10. 0.4 mm 36ピンVBGA (別名WLCSP) 用2レイヤーのPCB配線方法例 1.3.4.11. 0.8 mm 324ピンUBGA用3レイヤーのPCB配線方法例 1.3.4.12. 0.8 mm 169ピンUBGA用3レイヤーのPCB配線方法例
1. AN 114 : インテル® プログラマブル・デバイス・パッケージのボード・デザイン・ガイドライン

1.1. BGAパッケージの概要

BGAパッケージでは、I/Oの接続部分はデバイス内部に配置されています。通常、リード線はパッケージの周囲に沿って配置されていますが、基板の底部にマトリックス状に配置されているはんだボールと置き換えられます。最終デバイスのはんだ付けは直接PCBにされ、使用する組み立て工程は、システム設計者推奨の標準表面実装技術と実質的に同一のものです。

さらに、BGAパッケージには次の利点もあります。

  • リード損傷の危険性が低い - BGAパッケージのリードは頑丈なはんだボールで構成されており、取り扱いによってリードが損傷を受ける危険性が低くなっています。
  • 単位面積あたりのリード数が多い - リード数を増やすため、 はんだボールをパッケージの端に近づけ、ピッチを次のように小さくします。
    • フリップチップおよびワイヤーボンドBGAの場合は1.0 mm
    • ワイヤーボンドおよびウェハー・レベル・チップ・スケール・パッケージ (WLCSP、または別名VBGA) ファインピッチBGAの場合は0.8 mm、0.5 mm、および0.4 mm。
  • 低価格な表面実装機器が使用可能 - BGAパッケージでは、実装中の配置が多少不完全でも許容できるため、低価格の表面実装機器を使用することができます。BGAパッケージで配置が不完全になるのは、リフロー中のはんだのセルフ・アラインメントによるものです。
  • 実装面積が小さい - 通常、BGAパッケージはQFPパッケージよりも20%から50%も小さいため、高性能でより小さい実装面積が要求されるアプリケーションに最適です。
  • 集積回路による高スピード - BGAパッケージでは、マイクロ波帯の周波数スペクトラムでの良好な動作と、高い電気的性能の達成のため、パッケージ構造内にグランドプレーン、グランドリング、およびパワーリングを採用しています。
  • 放熱性の向上 - ダイはBGAパッケージの中央に配置され、大部分のGNDピンおよびVCCピンはパッケージの中央に配置されるため、GNDピンおよびVCCピンはダイの下に配置されます。その結果、デバイスで発生した熱はGNDピンおよびVCCピンを介して伝達されます（つまり、GNDピンとVCCピンがヒートシンクの働きをします）。
レベル 2 の表題