インテルのみ表示可能 — GUID: lsr1487191205053
Ixiasoft
PLL 仕様
PLL 仕様は、商用ジャンクション温度範囲（0 °C ～ 85 °C）、工業用ジャンクション温度範囲（–40 °C ～ 100 °C）、拡張工業用ジャンクション温度範囲（–40 °C ～ 125 °C）、および自動車用ジャンクション温度範囲（–40 °C ～ 125 °C）で動作する Cyclone® 10 LP デバイス用です。
| シンボル | パラメーター | Min | Typ | Max | 単位 |
|---|---|---|---|---|---|
| fIN 32 | 入力クロック周波数（-C6、-C8、-I7、および-A7 スピードグレード） | 5 | — | 472.5 | MHz |
| 入力クロック周波数（–I8 スピードグレード） | 5 | — | 362 | MHz | |
| fINPFD | PFD 入力周波数 | 5 | — | 325 | MHz |
| fVCO 33 | PLL 内部VCO の動作範囲 | 600 | — | 1300 | MHz |
| fINDUTY | 入力クロックのデューティサイクル | 40 | — | 60 | ％ |
| tINJITTER_CCJ 34 | 入力クロックのサイクル間ジッター FREF ≥ 100 MHz | — | — | 0.15 | UI |
| FREF < 100 MHz | — | — | ±750 | ps | |
| fOUT_EXT（外部クロック出力）32 | PLL 出力周波数 | — | — | 472.5 | MHz |
| fOUT （グローバルクロックへ） | PLL 出力周波数（–C6 スピードグレード） | — | — | 472.5 | MHz |
| PLL 出力周波数（–I7、–A7 スピードグレード） | — | — | 450 | MHz | |
| PLL 出力周波数（–C8 スピードグレード） | — | — | 402.5 | MHz | |
| PLL 出力周波数（–I8 スピードグレード） | — | — | 362 | MHz | |
| tOUTDUTY | 外部クロック出力のデューティサイクル（50 ％ に設定した場合） | 45 | 50 | 55 | ％ |
| tLOCK | デバイス・コンフィグレーション終了からロックまでに必要となる時間 | — | — | 1 | ms |
| tDLOCK | 動的にロックするのに必要な時間（任意の非ポスト・スケール・カウンター/遅延の切り換え、リコンフィグレーション後、またはareset がデアサートされた後） | — | — | 1 | ms |
| tOUTJITTER_PERIOD_DEDCLK 35 | 専用クロック出力の周期ジッター FOUT ≥ 100 MHz | — | — | 300 | ps |
| FOUT < 100 MHz | — | — | 30 | mUI | |
| tOUTJITTER_CCJ_DEDCLK 35 | 専用クロック出力のサイクル間ジッター FOUT ≥ 100 MHz | — | — | 300 | ps |
| FOUT < 100 MHz | — | — | 30 | mUI | |
| tOUTJITTER_PERIOD_IO 35 | 通常I/O の周期ジッター FOUT ≥ 100 MHz | — | — | 650 | ps |
| FOUT < 100 MHz | — | — | 75 | mUI | |
| tOUTJITTER_CCJ_IO 35 | 通常I/O のサイクル間ジッター FOUT ≥ 100 MHz | — | — | 650 | ps |
| FOUT < 100 MHz | — | — | 75 | mUI | |
| tPLL_PSERR | PLL 位相シフトの精度 | — | — | ±50 | ps |
| tARESET | areset 信号の最小パルス幅 | 10 | — | — | ns |
| tCONFIGPLL | PLL のスキャンチェーンをリコンフィグレーションするのに必要となる時間 | — | 3.5 36 | — | SCANCLK サイクル |
| fSCANCLK | scanclk 周波数 | — | — | 100 | MHz |
| tCASC_OUTJITTER_PERIOD_DEDCLK 37 38 | カスケード接続されたPLL における専用クロック出力の周期ジッター (FOUT ≥ 100 MHz) | — | — | 425 | ps |
| カスケード接続されたPLL における専用クロック出力の周期ジッター (FOUT ≥ 100 MHz) | — | — | 42.5 | mUI |
32 このパラメーターは、I/O の最大周波数によって、Quartus Prime ソフトウェアで制限されています。I/O の最大周波数は、各I/O 規格によって異なります。
33 Quartus Prime ソフトウェアがコンパイルレポートのPLL サマリーセクションでレポートするVCO 周波数は、VCO ポスト・スケール・カウンターK の値を考慮します。このため、カウンターK の値が2 である場合、レポートされる周波数はfVCO 仕様よりも低い値となることがあります。
34 高い入力ジッターは、PLL 出力ジッターに直接影響します。PLL 出力クロックジッターを低く抑えるには、200 ps より低いジッターを持つクリーンなクロックソースを提供する必要があります。
35 確率レベルが10–12（14 シグマ、99.99999999974404 ％ 信頼レベル）のピーク間ジッター。出力ジッター仕様は、30 ps の入力ジッターが印加された時のPLL の固有ジッターに適用されます。
36 100 MHz のscanclk 周波数を使用します。
37 カスケード接続されたPLL の仕様は、次の条件でのみ適用されます。
- アップストリームPLL ： 0.59 MHz ≥ アップストリームPLL 帯域幅 < 1 MHz
- ダウンストリームPLL ： ダウンストリームPLL 帯域幅 > 2 MHz
38 PLL カスケードはトランシーバー・アプリケーションではサポートされていません。