Mini-LVDS トランスミッタのタイミング仕様

インテル® Cyclone® 10 LP デバイス・データシート

ダウンロード PDF

ID 683251

日付 5/08/2017

バージョン current

Public

インテルのみ表示可能 — GUID: qow1490841686989

Ixiasoft

詳細を見る

Mini-LVDS トランスミッタのタイミング仕様

表 29. Cyclone® 10 LP デバイスのMini-LVDS トランスミッタのタイミング仕様
真とエミュレートされたmini-LVDS トランスミッタに適用されます。

真のmini-LVDS トランスミッタは、ローI/O バンク1、2、5、および6 の出力ピンでのみサポートされています。エミュレートされたmini-LVDS トランスミッタは、すべてのI/O バンクの出力ピンでサポートされています。
シンボル	モード	C6			I7			C8、A7			I8			単位
シンボル	モード	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	単位
f_HSCLK（入力クロック周波数）	×10	5	—	200	5	—	155.5	5	—	155.5	5	—	155.5	MHz
	×8	5	—	200	5	—	155.5	5	—	155.5	5	—	155.5	MHz
	×7	5	—	200	5	—	155.5	5	—	155.5	5	—	155.5	MHz
	×4	5	—	200	5	—	155.5	5	—	155.5	5	—	155.5	MHz
	×2	5	—	200	5	—	155.5	5	—	155.5	5	—	155.5	MHz
	×1	5	—	400	5	—	311	5	—	311	5	—	311	MHz
Mbps 単位でのデバイス動作	×10	100	—	400	100	—	311	100	—	311	100	—	311	Mbps
	×8	80	—	400	80	—	311	80	—	311	80	—	311	Mbps
	×7	70	—	400	70	—	311	70	—	311	70	—	311	Mbps
	×4	40	—	400	40	—	311	40	—	311	40	—	311	Mbps
	×2	20	—	400	20	—	311	20	—	311	20	—	311	Mbps
	×1	10	—	400	10	—	311	10	—	311	10	—	311	Mbps
t_DUTY	—	45	—	55	45	—	55	45	—	55	45	—	55	％
TCCS	—	—	—	200	—	—	200	—	—	200	—	—	200	ps
出力ジッター（ピーク・ツー・ピーク）	—	—	—	500	—	—	500	—	—	550	—	—	600	ps
t_RISE	20 ～ 80 ％、C_LOAD = 5 pF	—	500	—	—	500	—	—	500	—	—	500	—	ps
t_FALL	20 ～ 80 ％、C_LOAD = 5 pF	—	500	—	—	500	—	—	500	—	—	500	—	ps
t_LOCK ⁴⁵	—	—	—	1	—	—	1	—	—	1	—	—	1	ms

⁴⁵ t_LOCK は、PLL がデバイス・コンフィグレーション終了からロックするのに必要な時間です。