インテル® Cyclone® 10 LP デバイス・データシート

ダウンロード PDF
ID 683251
日付 5/08/2017
Public
ドキュメント目次
ドキュメント目次 x
Cyclone® 10 LP デバイス・データシート
Cyclone® 10 LP デバイス・データシート x
動作条件 消費電力 スイッチング特性 I/O タイミング 用語集 改訂履歴
動作条件 x
絶対最大定格 最大許容オーバーシュート/アンダーシュート電圧 推奨動作条件 ESD 性能 DC 特性 I/O 規格仕様
DC 特性 x
供給電流 バスホールド OCT 仕様 ピン・キャパシタンス 内部ウィークプルアップおよびウィークプルダウン抵抗 ホットソケット シュミットトリガー入力
I/O 規格仕様 x
シングルエンドI/O 規格の仕様 シングルエンドSSTL およびHSTL I/O リファレンス電圧仕様 シングルエンドSSTL およびHSTL I/O 規格信号仕様 差動SSTL I/O 規格の仕様 差動HSTL I/O 規格の仕様 差動I/O 規格の仕様
スイッチング特性 x
コア性能の仕様 周辺性能
コア性能の仕様 x
クロックツリーの仕様 PLL 仕様 エンベデッド・マルチプライヤの仕様 メモリーブロックの仕様 コンフィグレーションおよびJTAG 仕様
周辺性能 x
高速I/O の仕様 デューティサイクル歪み（DCD）の仕様 OCT キャリブレーション・タイミング仕様 IOE プログラマブル遅延
高速I/O の仕様 x
RSDS トランスミッタのタイミング仕様 エミュレートされたRSDS_E_1R トランスミッタのタイミング仕様 Mini-LVDS トランスミッタのタイミング仕様 真のLVDS トランスミッタのタイミング仕様 エミュレートされたLVDS トランスミッタのタイミング仕様 LVDS レシーバーのタイミング仕様
Cyclone® 10 LP デバイス・データシート

デューティサイクル歪み（DCD）の仕様

表 33.   Cyclone® 10 LP デバイスのI/O ピンにおける最悪ケースのデューティサイクル歪み

デューティサイクル歪みの仕様は、PLL からのクロック出力、グローバル・クロック・ツリー、および専用と汎用I/O ピンをドライブするIOE に適用されます。

Cyclone® 10 LP デバイスは、I/O 規格と電流強度の組み合わせごとに、最大出力トグルレートで指定されたデューティサイクルの歪みを満たします。

シンボル C6 I7 C8、I8、A7 単位
Min Max Min Max Min Max
出力デューティサイクル 45 55 45 55 45 55 ％
レベル 2 の表題