インテル® Cyclone® 10 LP デバイス・データシート

ID 683251
日付 5/08/2017
Public
ドキュメント目次

用語集

用語

  • RSKM(レシーバー入力スキューマージン)—高速I/O ブロック:サンプリング・ウィンドウとTCCS を考慮した後に残る合計マージン。RSKM =(TUI – SW – TCCS) / 2。
  • SW(サンプリング・ウィンドウ)—高速I/O ブロック:データが正しくキャプチャ-されるために有効でなければならない期間。セットアップ時間とホールド時間は、サンプリング・ウィンドウ内の理想的なストローブ位置を決定します。

クロックピンとブロック

  • fHSCLK—高速I/O ブロック:高速レシーバー/トランスミッタの入力および出力クロック周波数。
  • GCLK:直接グローバル・クロック・ネットワークへつながる入力ピン。
  • GCLK PLL:PLL を経由してグローバル・クロック・ネットワークへつながる入力ピン。
  • HSIODR—高速I/O ブロック:LVDS の最大/最小データ転送レート(HSIODR = 1/TUI)。
  • PLL ブロック:以下のブロック図は、PLL 仕様パラメーターを示しています。
  • RL:レシーバー差動入力ディスクリート抵抗( Cyclone® 10 LP デバイス外部)。

波形の例

SSTL 差動I/O 規格の入力波形

JTAG 波形

LVDS およびLVPECL 差動規格のレシーバー波形

シングルエンド電圧リファレンス形式のI/O 規格

SSTL とHSTL I/O 規格のJEDEC 規格は、AC とDC の両方の入力信号値を定義しています。AC 値は、レシーバーがそのタイミング仕様を満たさなければならない電圧レベルを示します。DC 値は、レシーバーの最終的なロジック状態が明白に定義されている電圧レベルを示します。レシーバー入力がAC 値を超えた後、レシーバーは新しいロジック状態に変化します。入力がDC しきい値を超えている限り、新しいロジック状態が維持されます。このアプローチは、入力波形のリンギングの存在下で予測可能なレシーバータイミングを提供することを意図しています。

LVDS、Mini-LVDS、PPDS、およびRSDS 差動I/O 規格のトランスミッタ出力波形:

遅延の定義

  • tC:高速レシーバーおよびトランスミッタの入力および出力クロック周期。
  • TCCS(チャネル間スキュー)—高速I/O ブロック:tCO のばらつきやクロックスキューを含む、最高速および最低速出力エッジ間のタイミングの差。クロックはTCCS 測定に含まれています。
  • tcin:クロックパッドからI/O 入力レジスターまでの遅延。
  • tCO:クロックパッドからI/O 出力までの遅延。
  • tcout:クロックパッドからI/O 出力レジスターまでの遅延。
  • tDUTY—高速I/O ブロック:高速トランスミッタ出力クロック上のデューティサイクル。
  • tFALL:信号のHigh からLow への遷移時間(80 ~ 20 %)。
  • tH:入力レジスターのホールドタイム。
  • TUI(タイミング・ユニット・インターバル)—高速I/O ブロック:スキュー、伝播遅延、およびデータ・サンプリング・ウィンドウのために許容されるタイミングバジェット。(TUI = 1/(レシーバー入力クロック周波数の逓倍係数)= tC/w)。
  • tINJITTER:PLL クロック入力の周期ジッター。
  • tOUTJITTER_DEDCLK:PLL でドライブされる専用クロック出力の周期ジッター。
  • tOUTJITTER_IO:PLL でドライブされる汎用I/O の周期ジッター。
  • tpllcin:PLL inclk パッドからI/O 入力レジスターまでの遅延。
  • tpllcout:PLL inclk パッドからI/O 出力レジスターまでの遅延。
  • tRISE:信号のLow からHigh への遷移時間(20 ~ 80 %)。
  • tSU:入力レジスターのセットアップ時間。

電圧の定義

  • VCM(DC):DC コモンモード入力電圧。
  • VDIF(AC)—AC 差動入力電圧:スイッチングに必要な最小AC 入力差動電圧。
  • VDIF(DC)—DC 差動入力電圧:スイッチングに必要な最小DC 入力差動電圧。
  • VICM—コモンモード入力電圧:レシーバーにおける差動信号のコモンモード。
  • VID—入力差動電圧振幅:レシーバーにおける差動伝送の正導体とコンプリメンタリ導体間の電圧の差。
  • VIH—電圧入力High:デバイスがロジックHigh として受け入れる、入力に印加される最小正電圧。
  • VIH(AC):High レベルAC 入力電圧。
  • VIH(DC):High レベルDC 入力電圧。
  • VIL—電圧入力Low:デバイスがロジックLow として受け入れる、入力に印加される最大正電圧。
  • VIL (AC):Low レベルAC 入力電圧。
  • VIL (DC):Low レベルDC 入力電圧。
  • VIN:DC 入力電圧。
  • VOCM—出力コモンモード電圧:トランスミッタにおける差動信号のコモンモード。
  • VOD—出力差動電圧振幅:トランスミッタにおける差動伝送の正導体とコンプリメンタリ導体間の電圧の差。VOD = VOH – VOL
  • VOH—電圧出力High:デバイスが最小の正のHigh レベルとして受け入れられると考慮する出力からの最大正電圧。
  • VOL—電圧出力Low:デバイスが最大の正のLow レベルとして受け入れられると考慮する出力からの最大正電圧。
  • VOS—出力オフセット電圧:VOS = (VOH + VOL) / 2。
  • VOX (AC)—AC 差動出力クロスポイント電圧:差動出力信号がクロスしなければならない電圧。
  • VREF:SSTL およびHSTL I/O 規格の基準電圧。
  • VREF (AC):SSTL およびHSTL I/O 規格用のAC 入力基準電圧。VREF(AC) = VREF(DC) + ノイズ。VREF のピーク・ツー・ピークAC ノイズは、VREF(DC)の2 % を超えてはいけません。
  • VREF (DC):SSTL およびHSTL I/O 規格のDC 入力基準電圧。
  • VSWING (AC)—AC 差動入力電圧:スイッチングに必要なAC 入力差動電圧。SSTL 差動I/O 規格については、入力波形を参照してください。
  • VSWING (DC)—DC 差動入力電圧:スイッチングに必要なDC 入力差動電圧。SSTL 差動I/O 規格については、入力波形を参照してください。
  • VTT:SSTL およびHSTL I/O 規格の終端電圧。
  • VX (AC)—AC 差動入力クロスポイント電圧:差動入力信号がクロスしなければならない電圧。