インテル® Cyclone® 10 LP デバイス・データシート

ID 683251
日付 5/08/2017
Public
ドキュメント目次

エミュレートされたLVDS トランスミッタのタイミング仕様

表 31.   Cyclone® 10 LP デバイスのエミュレートされたLVDS トランスミッタのタイミング仕様エミュレートされたLVDS トランスミッタはすべてのI/O バンクでの出力ピンでサポートされています。
シンボル モード C6 I7 C8、A7 I8 単位
Min Max Min Max Min Max Min Max
fHSCLK(入力クロック周波数) ×10 5 320 5 320 5 275 5 275 MHz
×8 5 320 5 320 5 275 5 275 MHz
×7 5 320 5 320 5 275 5 275 MHz
×4 5 320 5 320 5 275 5 275 MHz
×2 5 320 5 320 5 275 5 275 MHz
×1 5 402.5 5 402.5 5 402.5 5 362 MHz
HSIODR ×10 100 640 100 640 100 550 100 550 Mbps
×8 80 640 80 640 80 550 80 550 Mbps
×7 70 640 70 640 70 550 70 550 Mbps
×4 40 640 40 640 40 550 40 550 Mbps
×2 20 640 20 640 20 550 20 550 Mbps
×1 10 402.5 10 402.5 10 402.5 10 362 Mbps
tDUTY 45 55 45 55 45 55 45 55
TCCS 200 200 200 200 ps
出力ジッター(ピーク・ツー・ピーク) 500 500 550 600 ps
tLOCK 47 1 1 1 1 ms
47 tLOCK は、PLL がデバイス・コンフィグレーション終了からロックするのに必要な時間です。