インテル® Cyclone® 10 LP デバイス・データシート

ダウンロード PDF
ID 683251
日付 5/08/2017
Public
ドキュメント目次
ドキュメント目次 x
Cyclone® 10 LP デバイス・データシート
Cyclone® 10 LP デバイス・データシート x
動作条件 消費電力 スイッチング特性 I/O タイミング 用語集 改訂履歴
動作条件 x
絶対最大定格 最大許容オーバーシュート/アンダーシュート電圧 推奨動作条件 ESD 性能 DC 特性 I/O 規格仕様
DC 特性 x
供給電流 バスホールド OCT 仕様 ピン・キャパシタンス 内部ウィークプルアップおよびウィークプルダウン抵抗 ホットソケット シュミットトリガー入力
I/O 規格仕様 x
シングルエンドI/O 規格の仕様 シングルエンドSSTL およびHSTL I/O リファレンス電圧仕様 シングルエンドSSTL およびHSTL I/O 規格信号仕様 差動SSTL I/O 規格の仕様 差動HSTL I/O 規格の仕様 差動I/O 規格の仕様
スイッチング特性 x
コア性能の仕様 周辺性能
コア性能の仕様 x
クロックツリーの仕様 PLL 仕様 エンベデッド・マルチプライヤの仕様 メモリーブロックの仕様 コンフィグレーションおよびJTAG 仕様
周辺性能 x
高速I/O の仕様 デューティサイクル歪み（DCD）の仕様 OCT キャリブレーション・タイミング仕様 IOE プログラマブル遅延
高速I/O の仕様 x
RSDS トランスミッタのタイミング仕様 エミュレートされたRSDS_E_1R トランスミッタのタイミング仕様 Mini-LVDS トランスミッタのタイミング仕様 真のLVDS トランスミッタのタイミング仕様 エミュレートされたLVDS トランスミッタのタイミング仕様 LVDS レシーバーのタイミング仕様
Cyclone® 10 LP デバイス・データシート

内部ウィークプルアップおよびウィークプルダウン抵抗

表 11.  Cyclone 10 デバイスの内部ウィークプルアップおよびウィークプルダウン抵抗値すべてのI/O ピンには、コンフィグレーション、テスト、およびJTAG ピンを除く、ウィークプルアップをイネーブルするオプションがあります。ウィークプルダウン機能は、JTAG TCK ピンでのみ使用できます。
シンボル パラメーター 条件 Min Typ Max 単位
R_PU プログラマブルなプルアップ抵抗のオプションがイネーブルされた場合の、コンフィグレーション前とコンフィグレーション中、およびユーザーモードのI/O ピンのプルアップ抵抗値 VCCIO = 3.3 V ± 5 ％ 19 20 7 25 41 kΩ
VCCIO = 3.0 V ± 5 ％19 20 7 28 47 kΩ
VCCIO = 2.5 V ± 5 ％19 20 8 35 61 kΩ
VCCIO = 1.8 V ± 5 ％19 20 10 57 108 kΩ
VCCIO = 1.5 V ± 5 ％19 20 13 82 163 kΩ
VCCIO = 1.2 V ± 5 ％19 20 19 143 351 kΩ
R_PD コンフィグレーションの実行前および実行時のI/O ピンのプルダウン抵抗値 VCCIO = 3.3 V ± 5 ％  21 6 19 30 kΩ
VCCIO = 3.0 V ± 5 ％ 21 6 22 36 kΩ
VCCIO = 2.5 V ± 5 ％ 21 6 25 43 kΩ
VCCIO = 1.8 V ± 5 ％ 21 7 35 71 kΩ
VCCIO = 1.5 V ± 5 ％ 21 8 50 112 kΩ
19 外部ソースがVCCIO よりも高い電圧でピンをドライブすると、ピンのプルアップ抵抗値はより低くなることがあります。
20 R_PU = (VCCIO – VI)/IR_PU最小条件が–40 °C の場合、VCCIO  = VCC + 5 ％、VI  = VCC + 5 ％  – 50 mV、標準条件が25 °C の場合、VCCIO  = VCC、VI  = 0 V、最大条件が100 °C の場合、VCCIO  = VCC – 5 ％、VI  = 0 V。VI  はI/O ピンの入力電圧を指します。
21 R_PD = VI/IR_PD
最小条件が–40 °C の場合、VCCIO  = VCC + 5 ％、VI  = 50 mV、標準条件が25 °C の場合、VCCIO  = VCC、VI  = VCC – 5 ％、最大条件が100 °C の場合、VCCIO  = VCC – 5 ％、VI  = VCC – 5 ％。VI  はI/O ピンの入力電圧を指します。
レベル 2 の表題