エミュレートされたRSDS_E_1R トランスミッタのタイミング仕様

インテル® Cyclone® 10 LP デバイス・データシート

ダウンロード PDF

ID 683251

日付 5/08/2017

バージョン current

Public

エミュレートされたRSDS_E_1R トランスミッタのタイミング仕様

表 28. Cyclone® 10 LP デバイスのエミュレートされたRSDS_E_1R トランスミッタのタイミング仕様エミュレートされたRSDS_E_1R トランスミッタはすべてのI/O バンクでの出力ピンでサポートされています。
シンボル	モード	C6			I7			C8、A7			I8			単位
シンボル	モード	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	単位
f_HSCLK（入力クロック周波数）	×10	5	—	85	5	—	85	5	—	85	5	—	85	MHz
	×8	5	—	85	5	—	85	5	—	85	5	—	85	MHz
	×7	5	—	85	5	—	85	5	—	85	5	—	85	MHz
	×4	5	—	85	5	—	85	5	—	85	5	—	85	MHz
	×2	5	—	85	5	—	85	5	—	85	5	—	85	MHz
	×1	5	—	170	5	—	170	5	—	170	5	—	170	MHz
Mbps 単位でのデバイス動作	×10	100	—	170	100	—	170	100	—	170	100	—	170	Mbps
	×8	80	—	170	80	—	170	80	—	170	80	—	170	Mbps
	×7	70	—	170	70	—	170	70	—	170	70	—	170	Mbps
	×4	40	—	170	40	—	170	40	—	170	40	—	170	Mbps
	×2	20	—	170	20	—	170	20	—	170	20	—	170	Mbps
	×1	10	—	170	10	—	170	10	—	170	10	—	170	Mbps
t_DUTY	—	45	—	55	45	—	55	45	—	55	45	—	55	％
TCCS	—	—	—	200	—	—	200	—	—	200	—	—	200	ps
出力ジッター（ピーク・ツー・ピーク）	—	—	—	500	—	—	500	—	—	550	—	—	600	ps
t_RISE	20 ～ 80 ％、 C_LOAD = 5 pF	—	500	—	—	500	—	—	500	—	—	500	—	ps
t_FALL	20 ～ 80 ％、 C_LOAD = 5 pF	—	500	—	—	500	—	—	500	—	—	500	—	ps
t_LOCK ⁴⁴	—	—	—	1	—	—	1	—	—	1	—	—	1	ms

⁴⁴ t_LOCK は、PLL がデバイス・コンフィグレーション終了からロックするのに必要な時間です。