インテルのみ表示可能 — GUID: obi1558092430898
Ixiasoft
3.4. スクランブラとデスクランブラ
スクランブラーとデスクランブラーはどちらも128ビットの並列実装でデザインされており、スクランブル/デスクランブルの順序は最初のオクテットから始まり、MSBが最初になります。
図 4. スクランブルとデスクランブル
ザ・ JESD204C TXおよびRXIPコアは、各レーンに128ビットのパラレルスクランブラーを実装することでスクランブリングをサポートします。スクランブラーとデスクランブラーはにあります JESD204C Avalon-STインターフェースに接続するIPMAC。すべてのレーンのCSR構成を通じて、スクランブリングを有効または無効にできます。一部のレーンでスクランブリングが有効になっている混合モード操作は許可されていません。
スクランブル多項式は次のとおりです。
X58 + X39 + 1
デスクランブラーは58ビットで自己同期できます。スクランブラーシードのリセット値がコンバーターデバイスからFPGAロジックデバイスに異なる典型的なアプリケーションでは、正しいユーザーデータが1リンククロックでレシーバーに復元されます(128ビットアーキテクチャのため)。トランスポート層のPRBSパターンチェッカーは、常に最初の8オクテットのチェックを無効にする必要があります。 JESD204C RXIP。