インテルのみ表示可能 — GUID: mwh1410471111200
Ixiasoft
1.5.1. サポートされているデバイスとシグナリング
1.5.2. HSPICEシミュレーション・キットへのアクセス
1.5.3. HSPICEシミュレーションにおけるダブルカウント問題
1.5.4. HSPICE Writerツールのフロー
1.5.5. HSPICEシミュレーションの実行
1.5.6. 出力シミュレーションの結果の解釈
1.5.7. 入力シミュレーションの結果の解釈
1.5.8. 表形式のシミュレーション結果の表示および解釈
1.5.9. グラフ形式のシミュレーション結果の表示
1.5.10. HSPICEシミュレーションに基づいたデザインの調整
1.5.11. I/O HSPICEシミュレーション・デッキのサンプル入力
1.5.12. I/O HSPICEシミュレーション・デッキのサンプル出力
1.5.13. 高度なトピック
1.5.12.1. Header Comment
1.5.12.2. Simulation Conditions
1.5.12.3. Simulation Options
1.5.12.4. Constant Definition
1.5.12.5. I/O Buffer Netlist
1.5.12.6. Drive Strength
1.5.12.7. スルーレートと遅延チェーン
1.5.12.8. I/O Buffer Instantiation
1.5.12.9. Board and Trace Termination (ボードおよびトレース終端)
1.5.12.10. Double-Counting Compensation Circuitry (ダブルカウント補正回路)
1.5.12.11. Simulation Analysis
インテルのみ表示可能 — GUID: mwh1410471111200
Ixiasoft
1.5. HSPICEモデルを使用したシミュレーション
HSPICEデッキは、回路の物理プロパティーをあらゆる角度から正確に記述することで、精度の高いシミュレーションの実行に使用されます。HSPICEデッキは、I/Oバッファー、ボード・コンポーネント、およびそれらの間のすべての接続を記述するだけでなく、実行するシミュレーションのパラメーターも定義します。
HSPICEデッキは性質上、高度なカスタマイズが可能であるため、シミュレーション中の回路の詳細な説明が必要となります。高度なI/Oタイミングをサポートしているデバイスでは、Enable Advanced I/O Timingオプションがオンの場合、 インテル® Quartus® Prime HSPICE Writerによって生成されるHSPICEデッキにはBoard Trace Modelで定義したボード・コンポーネントとトポロジーが自動的に組み込まれます。ボード・コンポーネントとトポロジーのコンフィグレーションは、Pin PlannerまたはDevice and Pin OptionsダイアログボックスのBoard Trace Modelタブで実行します。 インテル® Quartus® Prime開発ソフトウェアによって生成されるすべてのHSPICEデッキには、ダブルカウント問題への補正が含まれています。生成されたHSPICEデッキに組み込まれているデフォルトのシミュレーション・パラメーターを使用したシミュレーションや、シミュレーションをカスタマイズするための調整が実行可能です。