インテルのみ表示可能 — GUID: mwh1410471123092
Ixiasoft
1.5.1. サポートされているデバイスとシグナリング
1.5.2. HSPICEシミュレーション・キットへのアクセス
1.5.3. HSPICEシミュレーションにおけるダブルカウント問題
1.5.4. HSPICE Writerツールのフロー
1.5.5. HSPICEシミュレーションの実行
1.5.6. 出力シミュレーションの結果の解釈
1.5.7. 入力シミュレーションの結果の解釈
1.5.8. 表形式のシミュレーション結果の表示および解釈
1.5.9. グラフ形式のシミュレーション結果の表示
1.5.10. HSPICEシミュレーションに基づいたデザインの調整
1.5.11. I/O HSPICEシミュレーション・デッキのサンプル入力
1.5.12. I/O HSPICEシミュレーション・デッキのサンプル出力
1.5.13. 高度なトピック
1.5.12.1. Header Comment
1.5.12.2. Simulation Conditions
1.5.12.3. Simulation Options
1.5.12.4. Constant Definition
1.5.12.5. I/O Buffer Netlist
1.5.12.6. Drive Strength
1.5.12.7. スルーレートと遅延チェーン
1.5.12.8. I/O Buffer Instantiation
1.5.12.9. Board and Trace Termination (ボードおよびトレース終端)
1.5.12.10. Double-Counting Compensation Circuitry (ダブルカウント補正回路)
1.5.12.11. Simulation Analysis
インテルのみ表示可能 — GUID: mwh1410471123092
Ixiasoft
1.5.8. 表形式のシミュレーション結果の表示および解釈
.lis ファイルは、収集されたシミュレーション・データを表形式で格納します。HSPICE Writerでコンフィグレーションされたデフォルトのシミュレーションでは、入力シミュレーションと出力シミュレーションの両方で、立ち上がりと立ち下がりの遷移における遅延の測定値が生成されます。
これらの測定値は .lis ファイル内に格納され、tpd_rise と tpd_fall という名称が付与されます。出力シミュレーションの場合、これらの値はすでにダブルカウントが補正されています。FPGAロジックからロードピンまでの完全な遅延を確認するには、これらの測定値のいずれかを インテル® Quartus® Prime tCO遅延に加算します。入力シミュレーションの場合は、これらの測定値のいずれかを インテル® Quartus® Prime tSUおよびtH遅延の値に加算し、遠端のスティミュラスからFPGAロジックへの完全な遅延を算出します。tpd_uncomp_rise、tpd_uncomp_fall、t_dblcnt_rise、および t_dblcnt_fall といった .lis ファイルのその他の値は、ダブルカウントを補正する計算の一部です。これらの値は、今後の解析には必要ありません。